第7章輸入輸出接口

第7章輸入輸出接口7.1微機接口概述7.2

I/O端口及其編址方式7.3端口地址譯碼7.4CPU與外設之間的數(shù)據傳送方式7.1微機接口及接口技術7.1.1.

設置接口電路的目的7.1.2接口電路中的信息7.1.3接口的基本功能7.1.4接口的基本結構返回7.1.1.設置接口電路的目的CPU與外設兩者的信號線不兼容，在信號線功能定義、邏輯定義和時序關系上都不一致

兩者的工作速度不兼容，CPU速度高，外設速度低若不通過接口，而由CPU直接對外設的操作實施控制，就會使CPU處于窮于應付與外設打交道之中，大大降低CPU的效率若外部設備直接由CPU控制，也會使外設的硬件結構依賴于CPU，對外設本身的發(fā)展不利。

數(shù)字化存儲示波器、數(shù)字化萬用表終端、調制解調器

A/D轉換器開關量輸入

D/A轉換器開關量輸出鍵盤、鼠標、數(shù)字化儀、光筆、圖形輸入儀麥克風、掃描儀

打印機顯示器磁盤磁帶軟盤光盤智能儀器接口通信接口過程控制接口輸入接口輸出接口外存接口CPU內存DB

AB

CB圖7-1微機系統(tǒng)各類接口框圖

返回7.1.2接口電路中的信息

數(shù)據信息狀態(tài)信息控制信息習慣上把分別傳送這三種信息的端口稱為數(shù)據口、狀態(tài)口、控制口

1．數(shù)據信息（1）數(shù)字量：通常以8位或16位的二進制數(shù)以及ASCII碼的形式傳輸，主要指由鍵盤、磁盤、光盤等輸入的信息或主機送給打印機、顯示器、繪圖儀等的信息。（2）模擬量：模擬的電壓、電流或者非電量。對模擬量輸入而言，需先經過傳感器轉換成電信號，再經A/D轉換器變成數(shù)字量；如果需要輸出模擬控制量的話，就要進行上述過程的逆轉換。（3）開關量：用“0”和“1”來表示兩種狀態(tài)，如開關的通/斷、電機的轉/停、閥門的開/關等。2．狀態(tài)信息CPU在傳送數(shù)據信息之前，經常需要先了解外設當前的狀態(tài)。如輸入設備的數(shù)據是否準備好、輸出設備是否忙等。用于表征外設工作狀態(tài)的信息就叫做狀態(tài)信息，它總是由外設通過接口輸入給CPU的。狀態(tài)信息的長度不定，可以是1個二進制位或多個，含義也隨外設的具體情況不同而不同。3．控制信息用來發(fā)布控制命令、控制外設工作的信息，例如A/D轉換器的啟停信號?？刂菩畔⒖偸荂PU通過接口發(fā)出的。返回7.1.3接口的基本功能1．速度協(xié)調2．數(shù)據鎖存3.三態(tài)緩沖4．數(shù)據轉換1.速度協(xié)調由于速度上的差異，使得數(shù)據的I/O傳送只能以異步方式進行，即只能在確認外設已為數(shù)據傳送作好準備的前提下才能進行I/O操作。而要知道外設是否準備好，就需要通過接口電路產生或傳送外設的狀態(tài)，以此進行CPU與外設之間的速度協(xié)調。2．數(shù)據鎖存在接口電路中需設置鎖存器，以保存輸出數(shù)據直至為輸出設備所接收。因此數(shù)據鎖存就成為接口電路的一項重要功能。

3.三態(tài)緩沖只允許當前時刻正在進行數(shù)據傳送的數(shù)據源使用數(shù)據總線，其它數(shù)據源都必須與數(shù)據總線處于隔離狀態(tài)。為此要求接口電路能為數(shù)據輸入提供三態(tài)緩沖功能。三態(tài)緩沖電路就是具有三態(tài)輸出的門電路，因此也稱之為三態(tài)門（TSL）。所謂三態(tài)，就是指低電平狀態(tài)、高電平狀態(tài)和高阻抗三種狀態(tài)。當三態(tài)緩沖器的輸出為高或低電平時，就是對數(shù)據總線的驅動狀態(tài)；當三態(tài)緩沖器的輸出為高阻抗時，就是對總線的隔離狀態(tài)（也稱浮動狀態(tài)）。在隔離狀態(tài)下，緩沖器對數(shù)據總線不產生影響，猶如緩沖器與總線隔開一般。在電路中，由”三態(tài)控制”信號控制緩沖器的輸出是驅動狀態(tài)還是高阻抗狀態(tài)。當”三態(tài)控制”信號為低電平時，緩沖器輸出狀態(tài)反映輸入的數(shù)據狀態(tài)。而當”三態(tài)控制”信號為高電平時，緩沖器的輸出為高阻抗狀態(tài)。4．數(shù)據轉換需要使用接口電路進行數(shù)據信號的轉換。其中包括：模/數(shù)轉換、數(shù)/模轉換、串/并轉換和并/串轉換。7.1.4接口的基本結構1．端口2．地址譯碼電路3．數(shù)據緩沖器與鎖存器1．端口I/O接口通常設置有若干個寄存器，用來暫存CPU和外設之間傳輸?shù)臄?shù)據、狀態(tài)和控制信息。一般有三類寄存器，分別是數(shù)據寄存器、狀態(tài)寄存器、控制寄存器。接口內的寄存器通常被稱為端口。根據寄存器內暫存信息的類型，分別稱為數(shù)據端口、控制端口和狀態(tài)端口。每個端口有一個獨立的地址，CPU可以用端口地址代碼來區(qū)別各個不同的端口，并對它們分別進行讀/寫操作。2．地址譯碼電路它由譯碼器或能實現(xiàn)譯碼功能的其它芯片構成。它的作用是進行設備選擇，是接口中不可缺少的部分。這部分電路不包含在集成接口芯片中，要由用戶自行設計。3．數(shù)據緩沖器與鎖存器在微機系統(tǒng)的數(shù)據總線上，連接著許多能夠向CPU發(fā)送數(shù)據的設備，如內存儲器、外設的數(shù)據輸入端口等。為了不使系統(tǒng)數(shù)據總線的信號傳輸發(fā)生“信息沖突”，要求所有的這些連接到系統(tǒng)數(shù)據總線的設備具有三態(tài)輸出的功能。也就是說，在CPU選中該設備時，它能向系統(tǒng)數(shù)據總線發(fā)送數(shù)據信號，而在其它時刻，它的輸出端必須呈高阻狀態(tài)。為此，所有接口的輸入端口必須通過三態(tài)緩沖器與系統(tǒng)數(shù)據總線相連。返回7.2I/O端口及其編址方式7.2.1I/0端口7.2.2I/O端口的編址方式返回7.2.1I/0端口端口（port）是接口電路中能被CPU直接訪問的寄存器的地址。

計算機給接口電路中的每個寄存器分配一個端口，因此,CPU在訪問這些寄存器時，只需指明它們的端口，不需指出是什么寄存器。

CPU對數(shù)據端口進行一次讀或寫操作，也就是與該接口連接的外設進行一次數(shù)據傳輸CPU對狀態(tài)端口進行一次讀操作，就可以獲得外設或接口自身的狀態(tài)代碼CPU把若干位控制代碼寫入控制端口，則意味著對該接口或外設發(fā)出一個控制命令，要求該接口或外設按規(guī)定的要求工作返回7.2.2I/O端口的編址方式1端口地址和存儲器地址統(tǒng)一編址，也稱存儲器映射方式2I/O端口地址和存儲器地址分開獨立編址，也稱I/O映射方式

1統(tǒng)一編址方式又稱為存儲器映像編制方式，從存儲器空間劃出一部分地址空間給I/O設備，把I/O接口中的端口當作存儲器單元一樣進行訪問，不設置專門的I/O指令優(yōu)點：訪問I/O端口可實現(xiàn)輸入/輸出操作，還可以對端口內容進行算術邏輯運算、移位等等；能給端口有較大的編址空間，這對大型控制系統(tǒng)和數(shù)據通信系統(tǒng)是很有意義的；缺點：端口占用了存儲器的地址空間，使存儲器容量減小；指令長度比專門I/O指令要長，因而執(zhí)行速度較慢；

2獨立編址方式I/O端口地址空間和存儲器地址空間是獨立的、分開的，即I/O端口地址不占用存儲器地址空間。優(yōu)點I/O端口地址不占用存儲器空間；使用專門的I/O指令對端口進行操作，I/O指令短、執(zhí)行速度快；并且由于專門I/O指令與存儲器訪問指令有明顯的區(qū)別，使程序中I/O操作和存儲器操作層次清晰，程序的可讀性強。

缺點這種編址方式中，微處理器對存儲器及I/O端口是采用不同的控制線進行選擇的，因而接口電路比較復雜。

存儲單元統(tǒng)一編址I/O端口2201M內存單元21664KI/O端口獨立編址方式7.3端口地址譯碼7.3.1門電路譯碼7.3.2譯碼器譯碼7.3.3比較器譯碼7.3.4可編程邏輯器件譯碼返回7.3.1門電路譯碼這是最基本的也是最簡單的地址譯碼方法通常采用各種門電路，如與門、或門、非門等電路的組合。

設計時首先分配好地址，然后寫成二進制形式，再根據地址總線數(shù)分配各與非門輸入管腳地址。門電路譯碼需要芯片種類較多，且譯出的端口地址單一，接口中用到的端口地址不能更改。7.3.2譯碼器譯碼若接口電路中需使用多個端口地址，則采用譯碼器譯碼比較方便。譯碼器的型號很多，如3－8譯碼器74LS138；4－16譯碼器74LS154；雙2－4譯碼器74LS139、74LS155等。這些譯碼器通常由三個部分組成：譯碼控制端，選擇輸入端，譯碼輸出端。7.3.3比較器譯碼將比較器的A(或B)輸入端輸入地址信號，B(或A)端接一組DIP(DualIn-linePackage)開關。地址總線所送的地址與DIP所設置的地址相等時，產生一選通信號輸出。特點可以通過改變DIP開關的設置，很容易地改變接口的地址。不但同一功能的模塊在不同微型計算機應用中可以被分配不同的地址，而且即使在同一微型計算機系統(tǒng)中，也可通過改變DIP開關的設置而控制不同的設備.。這種譯碼電路應用非常廣泛，常用的比較器有四位比較器74LS85和八位比較器74LS688。7.3.4可編程邏輯器件譯碼以上的譯碼以及端口的讀寫控制都采用傳統(tǒng)的邏輯電路或時序電路完成相應的功能，這些邏輯電路或時序電路芯片都是中小規(guī)模的集成電路，使用起來簡單方便。但如果控制邏輯復雜，且要求保密性能高，則一般不采用這些芯片，而采用可編程器件。可編程器件（PLD）有GAL（如16V8，20V8等）、PAL以及目前流行的CPLD、FPGA等高級可編程器件。這些可編程器件集成度較高，改變邏輯靈活多變，并具有可靠的加密功能，廣泛應用于各個領域的邏輯和時器件編程，即可得到各種控制邏輯。7.4CPU與外設之間的數(shù)據傳送方式7.4.1程序控制方式7.4.2中斷傳送方式7.4.3直接存儲器存取方式返回7.4.1程序控制方式程序控制方式是指CPU與外設間的數(shù)據傳送是在程序的控制下完成的一種數(shù)據傳送方式。分為1.無條件傳送方式2.查詢傳送方式

1.無條件傳送方式所謂無條件，就是假設外設已處于就緒狀態(tài)，數(shù)據傳送時，程序就不必再去查詢外設的狀態(tài)，而直接執(zhí)行I/O指令進行數(shù)據傳輸。當簡單外設作為輸入設備時，其輸入數(shù)據的保持時間相對于CPU的處理時間要長得多，所以可直接使用三態(tài)緩沖器與系統(tǒng)數(shù)據總線相連。當簡單外設作為輸出設備時，由于外設的速度較慢，CPU送出的數(shù)據必須在接口中保持一段時間，以適應外設的動作，因此輸出采用鎖存器。2．查詢傳送方式查詢傳送方式在傳送數(shù)據前先查詢外設的狀態(tài)，當外設準備好時，CPU執(zhí)行I/O指令傳送數(shù)據；若未準備好時，則CPU等待。要求CPU與外設間的接口電路需要兩個端口：數(shù)據端口和狀態(tài)端口。優(yōu)點：能較好地協(xié)調外設與CPU之間的定時關系，因而比無條件傳送方式容易實現(xiàn)準確傳送。缺點:該方式需要不斷查詢外設的狀態(tài)，大量時間花在等待循環(huán)中，當主機與中、低速外設交換信息時，大大降低了CPU利用率。查詢傳送方式

例7-3設接口電路中狀態(tài)端口的地址為STATUS，數(shù)據端口的地址為DATA，則CPU讀取輸入設備的數(shù)據應執(zhí)行下列程序段：

POLL:INAL,STATUS；①

TESTAL,80H；②

JEPOLL；③

INAL,DATA；④例7-4設接口電路中狀態(tài)端口的地址為STATUS，數(shù)據端口的地址為DATA，則CPU將內存STORE單元的內容送至輸出設備應執(zhí)行下列程序段：

POLL:INAL,STATUS；①

TESTAL,80H；②

JNEPOLL；③

MOVAL,STORE；④

OUTDATA，AL；⑤返回7.4.2中斷傳送方式含義:在中斷方式下，外設掌握向CPU申請服務的主動權，當輸入設備將數(shù)據準備好，或者輸出設備已做好接收數(shù)據的準備時，向CPU發(fā)出中斷請求信號，要求CPU為其服務。若此時中斷允許觸發(fā)器是開放的，則CPU暫停目前的工作，與外設進行一次數(shù)據傳輸，等I/O操作完成以后，CPU繼續(xù)執(zhí)行原來的程序。優(yōu)點:保證了CPU對外設的實時服務，又不會因對各I/O設備的隨時關照而花費CPU太多的機時，使高速運行的CPU