第三章 存儲系統(tǒng)-1

第三章存儲系統(tǒng)本章需解決的主要問題：存儲器如何存儲信息？在實(shí)際應(yīng)用中如何用存儲芯片組成具有一定容量的存儲器？高速存儲器的工作原理?虛擬存儲器的工作原理

如何擴(kuò)充存儲容量;

多模塊交叉存儲器,相聯(lián)存儲器,

Cache存儲器;

虛擬存儲器.本章重點(diǎn)與難點(diǎn):-----存儲器是計算機(jī)中用來記錄信息的設(shè)備。由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的一些物理器件組成。一、概述存儲元:能存放一位二進(jìn)制數(shù)的物理器件。存儲單元:若干存儲元構(gòu)成一個存儲單元。存儲系統(tǒng):

包括存儲器以及管理存儲器的軟硬件和相應(yīng)的設(shè)備.1.概念:2.存儲器的分類按存儲介質(zhì)分:按讀寫性質(zhì)分:按在計算機(jī)中的層次作用分:半導(dǎo)體存儲器磁表面存儲器光存儲器隨機(jī)讀寫存儲器(RAM）只讀存儲器（ROM）SRAMDRAMROMEPROMEEPROM主存儲器、輔助存儲器、高速緩沖存儲器CPU（寄存器）Cache

主存

海量后備存儲器3.存儲器的層次化結(jié)構(gòu)典型存取時間典型容量1ns2ns10ns10ms10s<1KB4MB500MB—4GB40---500GB10—100TB

輔助存儲器4.存儲器的主要技術(shù)指標(biāo)存儲容量:一個存儲器中可以容納的存儲單元總數(shù).存取時間:啟動一次存儲器操作到完成該操作所需的時間.存取周期:連續(xù)兩次啟動讀操作所需間隔的最小時間.存儲器帶寬:單位時間里存儲器所存取的信息量.平均故障間隔時間（MTBF）（可靠性）

CPU讀寫存儲器的時間必須大于存儲芯片的額定存取時間組成原理理學(xué)院別麗華775.數(shù)據(jù)在主存中的存放

在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲器中的3種不同存放方法。設(shè)機(jī)器字長為32位,存儲字長(一個存儲周期最多能夠從主存讀寫的數(shù)據(jù)位數(shù))為64位。讀寫的數(shù)據(jù)有4種不同長度:字節(jié)半字單字雙字存儲字64位（8個字節(jié)）資源的存放方法？

有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字。1、4種不同長度的數(shù)據(jù)一個緊接著一個存放。優(yōu)點(diǎn):不浪費(fèi)寶貴的主存資源。缺點(diǎn)：當(dāng)訪問的信息跨越兩個存儲單元時，存儲器的工作速度降低一半，且讀寫控制比較復(fù)雜。2、從存儲字的起始位置開始存放9存儲字64位（8個字節(jié)）

優(yōu)點(diǎn)：無論訪問一個字節(jié)、半字、單字或雙字都可以在一個存儲周期內(nèi)完成，讀寫數(shù)據(jù)的控制比較簡單。缺點(diǎn)：浪費(fèi)了寶貴的存儲器資源。組成原理理學(xué)院別麗華10存儲字64位（8個字節(jié)）01816243291725332101831119412205132161422715232634272836352937303139383、邊界對齊的數(shù)據(jù)存放方法

此法規(guī)定:雙字地址的最末3個二進(jìn)制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。它能夠保證無論訪問雙字、單字、半字或字節(jié)，都在一個存取周期內(nèi)完成，盡管存儲器資源仍然有浪費(fèi)。.0/1代碼信息的存貯和讀出通過存儲器如何實(shí)現(xiàn).半導(dǎo)體隨機(jī)讀寫存儲器目前廣泛使用的半導(dǎo)體存儲器可分為MOS型和雙極型.其特點(diǎn)是存儲速度快，可靠性高，存儲提交較小，但掉電后信息不能保存。工藝雙極型MOS型TTL型ECL型速度很快、功耗大、容量小電路結(jié)構(gòu)PMOSNMOSCMOS功耗小、容量大工作方式靜態(tài)（StaticRAM，SRAM）動態(tài)（DynamicRAM，DRAM）（靜態(tài)MOS除外）1、分類2、存儲信息原理靜態(tài)存儲器SRAM動態(tài)存儲器DRAM（雙極型、靜態(tài)MOS型）：依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機(jī)制存儲信息。只要不掉電，信息可長期保存。---靜態(tài)（動態(tài)MOS型）：依靠電容存儲電荷的原理存儲信息。要及時對信息進(jìn)行刷新。-----動態(tài)功耗較大,速度快,作Cache。功耗較小,容量大,速度較快,作主存。組成原理理學(xué)院別麗華14一、靜態(tài)存儲器SRAM1.特點(diǎn)：存儲元由雙穩(wěn)電路構(gòu)成，存儲信息穩(wěn)定VCCT1T2T3T4T7T8I/OI/OY地址譯碼T5T6X地址譯碼T1,T2:工作管T3,T4:負(fù)載管T5,T6,T7,T8:控制管柵級H:導(dǎo)通L:截止六管靜態(tài)MOS存儲元（1）工作原理T5、T6Z：加高電平，

高、低電平，寫1/0。（2）保持只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導(dǎo)通，另一管截止的狀態(tài)不變，∴稱靜態(tài)。I/O導(dǎo)通，選中該單元。

電流，讀1/0。Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài)。VccT3T1T4T2T5T6ZI/O讀出：根據(jù)I/O、I/O上有無寫入：在I/O、I/O上分別加-----存儲信息穩(wěn)定2.靜態(tài)MOS存儲器的組成

問題:

存儲器由哪些部件組成?各部分是如何工作的?一個SRAM存儲器由存儲體,讀寫電路,地址譯碼電路,和控制電路等組成.存儲體在較大容量的存儲器中,往往把各個字的同一位組織在一個集成片中.且同一位的這些字常排成矩陣的形式.如4096*1位的芯片,每個芯片上有排成64*64(=4096)矩陣的存儲元電路,那么16個這樣的芯片則可組成4096*16的存儲器.地址譯碼器

地址譯碼器的輸入來自CPU的地址寄存器.CPU要選擇某一存儲單元進(jìn)行訪問,就在地址總線上輸出此單元的地址信號經(jīng)地址譯碼器,地址譯碼器則把地址信號轉(zhuǎn)換成輸出端的高電壓,用來驅(qū)動相應(yīng)的讀寫電路.從而選中所要訪問的單元.

1.單譯碼方式:

也稱字結(jié)構(gòu).在這種方式中,地址譯碼器只有一個.若地址線有N根,則可譯出2N個狀態(tài),即2N個地址.2.雙譯碼方式地址譯碼有兩種方式.單譯碼方式雙譯碼方式兩個譯碼器:X向和Y向.通過兩個譯碼器交叉譯碼來選中所要單元.若X向,Y向分別有N/2個輸入端,則可分別譯出2N/2,2N/2個狀態(tài),則交叉譯碼可譯出2N/2*2N/2=2N個輸出狀態(tài).比較可得:采用雙譯碼結(jié)構(gòu)可以減少選擇線的數(shù)目,節(jié)省驅(qū)動電路..雙譯碼結(jié)構(gòu)000000000000.單譯碼存儲結(jié)構(gòu)

（64*8位）

0,00,763，063，7X地址譯碼器A0A5X0X63三態(tài)雙向緩沖存儲器D0D7R/WCE000000驅(qū)動器I/O電路片選與讀/寫控制電路輸出驅(qū)動電路.

以上這些即為構(gòu)成存儲器的主要部分。那么又如何將這些零散的部分有機(jī)地連接起來,從而構(gòu)成所需要容量的存儲器呢?2.存儲芯片例.SRAM芯片2114（1K×4位）（1）外特性地址端：2114（1K×4）191018A6A5A4A3A0A1A2

CSGNDVccA7A8A9

D0D1D2D3WEA9---A0（入）

數(shù)據(jù)端：D3---D0（入/出）控制端：片選CS=0選中芯片=1未選中芯片寫使能WE=0寫=1讀電源、地（2）引腳介紹（3）內(nèi)部尋址邏輯尋址空間1K，存儲矩陣分為4個位平面，每面1K×1位。每面矩陣排成64行×16列。X0

行譯碼6位行地址X63

列譯碼Y0Y154位列地址64×1664×1664×1664×161K1K1K1K內(nèi)部矩陣結(jié)構(gòu)：兩級譯碼一級：地址譯碼，二級：一組位線交叉，選擇一位單元。選擇字線、位線。一根字線和存儲器的讀周期tRC地址CS數(shù)據(jù)輸出tAtCOtCXADC讀取時間tA

:指從地址有效到數(shù)據(jù)穩(wěn)定到外部數(shù)據(jù)總線上的時間。讀取周期tRC=讀取時間tA+恢復(fù)時間。

tco:片選穩(wěn)定時間；tcx:輸出延遲時間tWCtwc寫周期=地址建立taw+寫脈沖寬度tw+寫操作恢復(fù)。tDw數(shù)據(jù)有效時間存儲器的寫周期地址CS數(shù)據(jù)輸入BADWEtW數(shù)據(jù)保持?jǐn)?shù)據(jù)輸出tDWtAW組成原理理學(xué)院別麗華29二、動態(tài)隨機(jī)存儲器DRAM特點(diǎn)：存儲元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲的信息不穩(wěn)定，故DRAM芯片需要定時刷新。1.四管MOS單元（1）組成T1、T2：記憶管C1、C2：柵極電容T3、T4：控制門管Z：字線位線W、W：（2）定義“0”：T1導(dǎo)通，T2截止“1”：T1截止，T2導(dǎo)通T1T2T3T4ZWWC1C2（C1有電荷，C2無電荷）；（C1無電荷，C2有電荷）。（3）工作Z：加高電平，T3、T4導(dǎo)通，選中該單元。（4）保持T1T2T3T4ZWWC1C2寫入：在W、W上分別加高、低電平，寫1/0。讀出：W、W先預(yù)充電至再根據(jù)W、W上有無電流，高電平，斷開充電回路，讀1/0。Z：加低電平，T3、T4截止，該單元未選中，保持原狀態(tài)。需定期向電容補(bǔ)充電荷（動態(tài)刷新），∴稱動態(tài)。四管單元是非破壞性讀出，讀出過程即實(shí)現(xiàn)刷新。2.單管動態(tài)單元（1）組成C：記憶單元CWZTT：控制門管Z：字線W：位線（2）定義（4）保持寫入：Z加高電平，T導(dǎo)通，在W上加高/低電平，寫1/0。讀出：W先預(yù)充電，根據(jù)W線電位的變化，讀1/0。斷開充電回路。Z：加低電平，T截止，該單元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出后需重寫。“0”：C無電荷，電平V0（低）“1”：C有電荷，電平V1（高）（3）工作Z加高電平，T導(dǎo)通，3.存儲芯片舉例（2116）2116是一個16K*1的芯片，16腳封裝，地址線分行地址與列地址，存儲單元排成128*128矩陣，地址引線7條。I/OI/ODINWE64條選擇線的譯碼器64條選擇線的譯碼器32*128存儲元32*128存儲元32*128存儲元32*128存儲元128輸出放大器128輸出放大器128輸出放大器的譯碼器和I/O門7位地址鎖存器7位地址鎖存器（行）（列）輸出鎖存器和緩沖器輸入數(shù)據(jù)鎖存器寫命令鎖存器時鐘發(fā)生器（2）時鐘發(fā)生器（1）DOUTCASRASA0………..A6主存儲器的連接與控制一、主存與CPU的連接二、CPU對主存的操作與控制硬連接-----存儲器擴(kuò)展技術(shù)CPU在與存儲器進(jìn)行連接時,必須完成地址線.數(shù)據(jù)線.控制線的連接.用多片存儲芯片構(gòu)成一個需要的內(nèi)存空間，它們在整個內(nèi)存中占據(jù)不同的地址范圍，任一時刻僅有一片（或一組）被選中------存儲器的擴(kuò)展。芯片通過地址線、控制線、數(shù)據(jù)線與CPU連接地址線是單向輸入的，與存儲器芯片的容量有關(guān)，容量為W字*K位的芯片，需要的地址線為log2W根。數(shù)據(jù)線是雙向的。與數(shù)據(jù)位數(shù)有關(guān)，容量為W字*K位的芯片，需要的數(shù)據(jù)線為K根?？刂凭€主要有讀寫控制線和片選信號線。讀寫控制線決定操作性質(zhì)，片選決定芯片是否被選中。DRAM芯片多采用地址復(fù)用技術(shù)。在芯片內(nèi)容設(shè)置行，列地址緩沖器，分時接收行地址和列地址。組成原理理學(xué)院別麗華411.位擴(kuò)法例:現(xiàn)有8K*1位的RAM芯片,要組成8K*8位的存儲器,如何擴(kuò)充?存儲器的存儲容量等于：

單元數(shù)×每單元的位數(shù)當(dāng)構(gòu)成內(nèi)存的存儲器芯片的字長小于內(nèi)存單元的字長時，就要進(jìn)行位擴(kuò)展，使每個單元的字長滿足要求。字節(jié)數(shù)字長分析:8K*1位---------------8K*8位,顯然地址空間一致,僅位數(shù)(字長)不夠,只須位擴(kuò)展,加大字長即可.位擴(kuò)法小結(jié):（一次選中所有芯片的相應(yīng)單元）位擴(kuò)展特點(diǎn)：存儲器的單元數(shù)不變，位數(shù)增加。將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。(2)字?jǐn)U法例:試用16K*8位的芯片擴(kuò)展成64K*8位的存儲器?分析:芯片與存儲器的位數(shù)(數(shù)據(jù)輸出的位數(shù))一致,僅地址線不同.故只須在字向擴(kuò)充即可.由于64K/16K=4,所以需4片芯片.地址空間的擴(kuò)展。芯片每個單元中的字長滿足，但單元數(shù)不滿足。則連接圖如下:(4片16K*8字?jǐn)U成64K*8存儲器)思考:這樣構(gòu)成的存儲器的地址空間如何?字?jǐn)U法小結(jié)：

由于字?jǐn)U展僅在字向擴(kuò)展，而位數(shù)不變，故在擴(kuò)展時將芯片的地址線，數(shù)據(jù)線，以及讀/寫控制線都連在一起，而由片選信號來區(qū)分各片地址。通常將高位地址接至譯碼器輸入端從而形成片選信號，只需將譯碼器的輸出與各個芯片的片選端（CS/CS）相連即可。（一次僅選中片選信號有效的一片芯片的相應(yīng)位）(3)字.位同時擴(kuò)展一個存儲器容量為:M*N位,若用L*K位芯片構(gòu)成,則需(M/L*N/K)片芯片.例:用16K*1位的RAM構(gòu)成64K*8位芯片,要求畫出該存儲器組成的邏輯圖.分析:

由于芯片的字長與字?jǐn)?shù)都不符合已知存儲器的要求,故要同時進(jìn)行字向與位向的擴(kuò)展.所需芯片數(shù)為64/16*8/1=4*8=32片,即每8片一組(位向),共4組(字向),由高兩位地址作為譯碼器輸入以選擇組號.32片16K*1芯片構(gòu)成一個64K*8的存儲器,如下圖:16K*1A13~A0CS3CS2CS1CS0D7~D02-4譯碼器A14A15CS0CS1CS2CS3例如：使用Intel2114芯片（1K*4bit）擴(kuò)展為4K*8bit存儲器 附錄：3-8譯碼器組成原理理學(xué)院別麗華51圖.74LS138邏輯圖及引腳排列應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH。使用74LS138譯碼器構(gòu)成譯碼電路。6264芯片的主要引線：地址線：A0------A12；數(shù)據(jù)線：D0------D7；輸出允許信號：OE；寫允許信號：WE；選片信號：CS1~，CS2。組成原理理學(xué)院別麗華53應(yīng)用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY0某半導(dǎo)體存儲器，按字節(jié)編址。其中，0000H-07FFH為ROM區(qū)，選用EPROM芯片（2KB/片）；800H-13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15～A0（低）。給出地址分配和片選邏輯。例.1.計算容量和芯片數(shù)ROM區(qū)：2KB

RAM區(qū)：3KB

存儲空間分配：2.地址分配與片選邏輯先安排大容量芯片（放地址低端），再安排小容量芯片。便于擬定片選邏輯。共3片

解：A15A14A13A12A11A10A9…A0000000……0000001……1000011……1

0001001…1000010……0

0001000…0低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號片選邏輯2K2K1KA10--A0A10--A0A9--A0CS0CS1CS2A12A11A12A11A12A115KB需13位地址尋址：ROMA12--A064KB1K2K2KRAMA10A15A14A13為全0………..5.2.4動態(tài)存儲器的刷新1.刷新定義和原因定期向電容補(bǔ)充電荷------刷新動態(tài)存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補(bǔ)充電荷，以保持信息不變。注意刷新與重寫的區(qū)別。2.最大刷新間隔在此期間，必須對所有動態(tài)單元刷新一遍。2ms各動態(tài)芯片可同時刷新，片內(nèi)按行刷新3.刷新方法從上次整個存儲器刷新結(jié)束到下一次對整個存儲器全部刷新一遍為止所用的時間刷新周期刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定。對主存的訪問由CPU提供行、列地址，隨機(jī)訪問。CPU訪存：動態(tài)芯片刷新：

由刷新地址計數(shù)