計算機組成原理第10章輸入輸出結(jié)構(gòu)

1第十章輸入輸出結(jié)構(gòu)10.1異步數(shù)據(jù)傳輸10.2可編程I/O10.3中斷10.4直接存儲器訪問10.5I/O處理器10.6串行通信10.7實例：串行通信標準同濟大學軟件學院2

輸入/輸出設(shè)備通過系統(tǒng)的地址總線、數(shù)據(jù)總線、控制總線和CPU相連（如圖10.1）圖10.1CPU與I/O設(shè)備的連接10.1異步數(shù)據(jù)傳輸31.I/O接口的基本功能實現(xiàn)主機和外設(shè)之間的數(shù)據(jù)傳送控制。如同步控制、設(shè)備選擇、中斷控制和DMA控制(2)實現(xiàn)數(shù)據(jù)緩沖，以達到主機與外設(shè)之間的速度匹配。(3)接受主機的命令，提供設(shè)備接口的狀態(tài)，并按照主機的命令控制設(shè)備。42.I/O接口類型（1）按照數(shù)據(jù)傳送的寬度可分為

并行接口和串行接口（2）按照數(shù)據(jù)傳送的控制方式可分為

直接程序控制、程序中斷、DMA

通道、外圍處理機（3）按照時序控制方式可分為

同步接口和異步接口53.

根據(jù)是源還是目的設(shè)備啟動傳送以及是否用握手，異步數(shù)據(jù)傳送可分為四種◆不帶握手的源啟動數(shù)據(jù)傳送◆不帶握手的目的啟動數(shù)據(jù)傳送◆帶握手的源啟動數(shù)據(jù)傳送◆帶握手的目的啟動數(shù)據(jù)傳送610.1.1不帶握手的源啟動數(shù)據(jù)傳送源設(shè)備輸出數(shù)據(jù)選通一個控制信號并維持一段時間目的設(shè)備讀入數(shù)據(jù)源設(shè)備使控制信號和數(shù)據(jù)無效圖10.2不帶握手的源啟動數(shù)據(jù)傳送（a）時序7實現(xiàn)源數(shù)據(jù)傳送更新LED的電路如圖10.2（b）

圖10.2不帶握手的源啟動數(shù)據(jù)傳送:（b）實現(xiàn)810.1.2不帶握手的目的啟動的數(shù)據(jù)傳送目的設(shè)備傳輸選通信號給源設(shè)備一段時間后源設(shè)備使數(shù)據(jù)有效，并將數(shù)據(jù)穩(wěn)定一段時間目的設(shè)備讀入數(shù)據(jù)后置數(shù)據(jù)選通信號無效源設(shè)備停止傳輸有效數(shù)據(jù)圖10.3不帶握手的目的啟動數(shù)據(jù)傳送（a）時序9實現(xiàn)目的數(shù)據(jù)傳送更新LED的電路如圖10.3（b）

圖10.3不帶握手的目的啟動數(shù)據(jù)傳送：（b）實現(xiàn)1010.1.3握手不帶握手的數(shù)據(jù)傳送無需確認數(shù)據(jù)收到， 適合于在規(guī)定的時間內(nèi)傳送。當每次傳送所花費的時間不同時，設(shè)備可 采用握手方式來協(xié)調(diào)數(shù)據(jù)傳送。11◆帶握手的源啟動數(shù)據(jù)傳送源設(shè)備置數(shù)據(jù)請求信號為高，然后使有效數(shù)據(jù)可用數(shù)據(jù)穩(wěn)定后，目的設(shè)備讀取此數(shù)據(jù)目的設(shè)備讀完數(shù)據(jù)，就發(fā)送一個數(shù)據(jù)確認信號給源設(shè)備源設(shè)備停止傳輸有效數(shù)據(jù)，目的設(shè)備復位數(shù)據(jù)確認信號圖10.4帶握手的源啟動數(shù)據(jù)傳送（a）時序12圖10.4帶握手的源啟動數(shù)據(jù)傳送：（b）實現(xiàn)13◆帶握手的目的啟動數(shù)據(jù)傳送目的設(shè)備傳輸一個數(shù)據(jù)選通信號，源設(shè)備使有效數(shù)據(jù)可用數(shù)據(jù)穩(wěn)定后，目的設(shè)備讀取此數(shù)據(jù)目的設(shè)備讀完數(shù)據(jù)，就發(fā)送一個數(shù)據(jù)準備就緒信號給源設(shè)備源設(shè)備停止傳輸有效數(shù)據(jù)，目的設(shè)備復位數(shù)據(jù)準備就緒信號圖10.5帶握手的目的啟動數(shù)據(jù)傳送（a）時序14圖10.5帶握手的目的啟動數(shù)據(jù)傳送：（a）時序和（b）實現(xiàn)數(shù)據(jù)請求數(shù)據(jù)準備就緒15◆可編程I/O（programmedI/O） 用指令編程來控制CPU輸入或輸出數(shù)據(jù)?！艨删幊蘄/O的特點10.2可編程I/O

何時何地進行輸入/輸出完全受CPU控制；數(shù)據(jù)的輸入輸出都要經(jīng)過CPU；用于連接低速外圍設(shè)備。16

獨立編址有專門的指令訪問I/O端口。

存儲器編址

把I/O端口視為存儲器的一個單元，采用存儲器存取指令即可訪問它們。

◆可編程I/O的編址方式17

相對簡單CPU，其結(jié)構(gòu)不能采用獨立的I/O方式，但可利用存儲器編址I/O方式。例：執(zhí)行指令LDACFFFF

為了實現(xiàn)此I/O端口，設(shè)計硬件如圖10.6。圖10.6地址為FFFFH的輸入端口當?shù)刂房偩€上的值為FFFFH，控制信號READ=1時，三態(tài)緩沖器才選通

18修改相對簡單CPU以支持獨立的I/O方式：◆必須在CPU指令集中增加輸入、輸出指令；◆產(chǎn)生必要的新控制信號；◆在狀態(tài)圖中增加新狀態(tài)；◆開發(fā)RTL代碼支持新狀態(tài)；◆修改寄存器、ALU和控制單元硬件來支持新的指令。19

1.增加兩條新指令

一條輸入數(shù)據(jù)一條輸出數(shù)據(jù)指令指令碼操作INPT00100000ΓAC←輸入端口ΓOTPT00100001Γ輸出端口?！鸄C表10.1相對簡單CPU的獨立I/O指令20

2.增加一個新控制信號IO

IO=1時為I/O操作，IO=0時為存儲器操作

3.新狀態(tài)與RTL代碼圖10.8實現(xiàn)INPT指令執(zhí)行周期的狀態(tài)INPT1：DR←M，PC←PC+1，

AR←AR+1INPT2：TR←DR，DR←M，

PC←PC+1INPT3：AR←DR，TRINPT4：DR←輸入端口INPT5：AC←DR214.硬件的修改

（1）修改寄存器 （2）修改ALU

（3）修改控制單元

圖10.9產(chǎn)生INPT執(zhí)行周期的狀態(tài)信號的硬件22◆計數(shù)器控制信號修改

INC=（INC原有值）∨INPT1∨INPT2∨INPT3∨INPT4 CLR=（CLR原有值）∨INPT5◆組合INPT1狀態(tài)所需進行的修改

DRLOAD=（DRLOAD原有值）∨INPT1MEMBUS=（MEMBUS原有值）∨INPT1PCINC=（PCINC原有值）∨INPT1ARINC=（ARINC原有值）∨INPT1◆設(shè)定為IO=INPT4

存儲器讀=READ∧IO23直接程序控制方式可分為兩種傳送方式：（1）直接傳送方式

CPU在控制與外設(shè)之間的數(shù)據(jù)傳送之前，不需了解外設(shè)的工作狀態(tài)，即可直接執(zhí)行I/0指令，實現(xiàn)數(shù)據(jù)傳送。直接傳送方式無需查詢設(shè)備的任何狀態(tài)，也無需考慮同步問題。也稱為無條件傳送方式。多用于I/0操作時間固定且已知的情況下。24（2）程序查詢方式◆

CPU向I/O設(shè)備發(fā)傳送數(shù)據(jù)的請求信號?！?/p>

I/O設(shè)備處理該請求，當其準備傳送數(shù)據(jù)時，就置位設(shè)備準備就緒信號?！?/p>

CPU通過另一個I/O地址讀此信號并檢查其值。如果信號置位，CPU執(zhí)行數(shù)據(jù)傳送。如果未置位，則循環(huán)等待，繼續(xù)讀取并檢查設(shè)備準備就緒信號的值。

25例：考察相對簡單CPU的一個輸入設(shè)備（1）輸入/輸出指令

INPT（AC←INPUTPORTГ）

OTPT（OUTPORTГ←AC）

（2）設(shè)備有三個I/O端口：兩個輸入、一個輸出。

輸出端口：1001H中輸出01H值，啟動一個請求。輸入端口：1002H（查詢該端口直至其最低位置1）

1000H（從中讀取數(shù)據(jù)）26圖10.10采用查詢方式實現(xiàn)I/O端口的硬件輸出端口：1001H中輸出01H值，啟動一個請求。輸入端口：1002H（查詢該端口直至其最低位置1）

1000H（從中讀取數(shù)據(jù)）27CLACINAC (AC←1)MOVR (R←1)OTPT1001H (01H→address1001H)LOOP:INPT1002H (Checkwhetherthedeviceisready)AND (AC=1andZ=0ifdeviceisready)JMPZLOOP

(Ifdevicenotready，AC=0andZ=1,loopback)INPT1000H (Deviceisready，inputdata)28◆中斷 中斷是由I/O設(shè)備或其他非預期的急需處 理的事件引起的，它使CPU暫時中斷現(xiàn)在正在 執(zhí)行的程序，而轉(zhuǎn)至另一服務程序去處理這 些事件。處理完后再返回原程序。10.3中斷10.3.1CPU和I/O設(shè)備之間的數(shù)據(jù)傳送1.解決I/O設(shè)備變化延遲◆查詢29(5)實現(xiàn)實時處理；(6)實現(xiàn)應用程序和操作系統(tǒng)的聯(lián)系；(7)多處理機系統(tǒng)各處理機間的聯(lián)系。2.中斷輸入輸出方式的特點

(1)CPU與I/O并行工作；

(2)硬件故障處理；

(3)實現(xiàn)人機對話；

(4)實現(xiàn)多道程序和分時操作；

3010.3.2中斷類型◆外部中斷

CPU采用外部中斷與輸入/輸出設(shè)備進行交互?！魞?nèi)部中斷

內(nèi)部中斷完全發(fā)生在CPU內(nèi)部，沒有任何輸入/輸出設(shè)備介入?！糗浿袛?/p>

由CPU指令集中的特定中斷指令產(chǎn)生。3110.3.3中斷處理

1.中斷源 引起中斷的事件或者發(fā)出中斷請求的來源。

2.中斷源如何提出請求？

(1)中斷請求信號的建立

◆中斷觸發(fā)器每個中斷源對應有一個中斷觸發(fā)器?！舳鄠€中斷觸發(fā)器構(gòu)成中斷寄存器，其內(nèi)容稱為中斷字或中斷碼。

32(2)中斷請求信號的傳送

三種方案：◆單獨設(shè)置中斷請求線

快速響應、中斷請求線數(shù)目有限◆一根公共中斷請求線◆兼有公共請求線與獨立請求線

將中斷源分級或分組(3)中斷響應信號333.中斷的優(yōu)先級設(shè)計中斷系統(tǒng)時，應將全部中斷源按中斷性質(zhì)和處理的輕重緩急進行排隊并給以優(yōu)先級。

(1)

優(yōu)先級

指多個中斷發(fā)生時，對中斷響應的次序。

(2)判優(yōu)的實現(xiàn)◆軟件查詢◆中斷排隊邏輯344.中斷的允許與禁止◆中斷允許中斷源有中斷請求信號就可使其對應的中斷觸發(fā)器置“1”狀態(tài)或參加排隊判優(yōu)?！糁袛嘟怪袛嘣醇词褂兄袛嗾埱笮盘栆膊荒苁蛊鋵袛嘤|發(fā)器置“1”狀態(tài)或不允許參加排隊判優(yōu)。5.中斷服務程序：處理中斷工作的服務軟件。356.中斷處理過程（中斷響應與中斷處理）從某一個中斷源發(fā)出中斷服務請求，到這個請求全部處理完成所經(jīng)過的主要過程。

(1)

中斷查詢

CPU在一條指令周期內(nèi)要查詢一次是否有中斷產(chǎn)生。

(2)

中斷響應◆

關(guān)中斷◆保存斷點◆轉(zhuǎn)入中斷服務程序36

獲取中斷服務程序地址：

◆

向量中斷

中斷向量：中斷服務程序的入口地址以及程序狀態(tài)字的合稱。程序狀態(tài)字PSW：用來表征處理機運行程序的狀態(tài)。一般應包含如下內(nèi)容：程序屏蔽碼程序運行狀態(tài)條件碼中斷碼指令計數(shù)器37編碼38◆

非向量中斷

CPU在響應中斷時只產(chǎn)生一個固定的地址，該地址是中斷查詢程序的入口地址，CPU轉(zhuǎn)去執(zhí)行查詢程序，通過軟件查詢確定中斷源，然后執(zhí)行相應的中斷服務程序。

查詢程序：又稱中斷總服務程序。39(3)

執(zhí)行中斷服務程序◆保存現(xiàn)場◆開CPU中斷◆執(zhí)行中斷服務程序◆關(guān)CPU中斷◆恢復現(xiàn)場◆恢復屏蔽碼◆恢復PSW、PC◆開CPU中斷◆返回斷點4010.3.4中斷硬件和優(yōu)先級

1.單個設(shè)備的簡單系統(tǒng)◆非向量中斷圖10.11單個設(shè)備的非向量中斷（a）硬件（b）時序41◆向量中斷圖10.12單個設(shè)備的向量中斷（a）硬件（b）時序42圖10.13多個非向量中斷的硬件每個設(shè)備均有自己的IRQ和IACK信號他們的優(yōu)先級是預定的，IRQn優(yōu)先級最高CPU首先響應和服務優(yōu)先級最高的中斷2.多個設(shè)備的系統(tǒng)◆非向量中斷43◆向量中斷菊花鏈：用于多中斷優(yōu)先權(quán)排隊的一種方法。圖10.14菊花鏈簡單易實現(xiàn)便于擴充延遲大44并行優(yōu)先權(quán)排隊

通過一個優(yōu)先權(quán)編碼器采用并行優(yōu)先權(quán)排隊（parallelpriority）方式實現(xiàn)向量中斷,減少延遲。擴展困難。

菊花鏈將引起硬件延遲，特別是當鏈較長時，延遲就更大。45圖10.15并行方式實現(xiàn)優(yōu)先級中斷防止干擾信號4610.3.5多重中斷處理多重中斷是指在處理某一中斷過程中又發(fā)生了新的中斷，從而中斷該服務程序的執(zhí)行，又轉(zhuǎn)去進行新的中斷處理。這種重疊處理中斷的現(xiàn)象又稱中斷嵌套?！糁袛囗憫涡蚺c中斷處理次序中斷響應次序是由硬件排隊判優(yōu)線路決定的，不能改變，而中斷處理次序可由屏蔽碼決定，是可以改變的。中斷處理次序可以不同于中斷響應次序。47k+1l+1m+1klm目的程序三級中斷處理程序二級中斷處理程序一級中斷處理程序48例如：某計算機的中斷系統(tǒng)有4級中斷優(yōu)先級，每級對應一個屏蔽碼，下表為程序級別和屏蔽碼的關(guān)系，中斷響應次序和處理次序一致，均為：

1→2→3→449程序級別第1級第2級第3級第4級1級2級3級4級屏蔽碼011100110001000050

按照這一次序可以看到CPU運動的軌跡，如下圖。正常程序中斷服務程序123121443251程序級別第1級第2級第3級第4級1級2級3級4級屏蔽碼0111000001000110中斷處理次序改為：1→4→3→252正常程序中斷服務程序11234234215310.3.6CPU內(nèi)部實現(xiàn)中斷例：相對簡單CPU處理中斷的過程◆添加一個IRQ輸入引腳，其響應信號傳至

IACK輸出引腳◆添加新指令◆識別中斷并訪問此中斷處理的狀態(tài)◆訪問中斷服務程序IE：中斷允許觸發(fā)器IP：中斷觸發(fā)器54指令指令碼操作LDSP10000000ΓSP←ΓCALL10000010ΓSP←SP-1;M[SP]←PC[15..8],SP←SP-1;M[SP]←PC[7..0],PC←ΓRET10000011PC[7..0]←M[SP],SP←SP+1;PC[15..8]←M[SP],SP←SP+1PUSHAC10000100SP←SP-1;M[SP]←ACPOPAC10000101AC←M[SP],SP←SP+1PUSHR10000110SP←SP-1;M[SP]←RPOPR10000111R←M[SP],SP←SP+1IESET01000000IE←1IERST01000001IE←0IPRST01000010IP←0表10.3相對簡單CPU的新指令551.識別中斷并訪問此中斷處理的狀態(tài)方法一方法二圖10.16兩種訪問中斷服務程序的方法（b）修改FETCH1支持中斷（a）采用分離的FETCH1狀態(tài)和INT1狀態(tài)(IE′∨IP′)∧FETCH1IE∧IP∧FETCH1562.訪問中斷服務程序（部分）INT1：AR←SPINT2：DR←PC[15..8]，SP←SP-1INT3：M←DR，AR←AR-1，SP←SP-1INT4：DR←PC[7..0]INT5：M←DRINT6：DR←（數(shù)據(jù)總線來的向量）INT7：PC←1111,DR,0000，IP←0返回地址壓入堆棧57

DMA是高速I/O設(shè)備與主存之間由硬件組成的直接數(shù)據(jù)通路，能成組傳送數(shù)據(jù)。數(shù)據(jù)傳送是在DMAC控制下進行的，在數(shù)據(jù)傳送前和結(jié)束后要通過程序或中斷方式進行預處理和后處理。10.4.1將直接存儲器訪問DMA納入計算機系統(tǒng)10.4直接存儲器訪問58圖10.17帶有DMA的計算機系統(tǒng)59DMA控制器CPU置BR=1,

發(fā)送總線請求置BG=1,

發(fā)送總線允許601.DMA內(nèi)部結(jié)構(gòu)

圖10.18DMA控制器的內(nèi)部結(jié)構(gòu)612.DMA控制器內(nèi)的寄存器組

◆

DMA地址寄存器 存貯數(shù)據(jù)傳輸過程中需用到的存儲器地址◆

DMA計數(shù)寄存器 保存?zhèn)鬏敂?shù)據(jù)的字節(jié)數(shù)◆

DMA控制寄存器

從CPU中接受命令◆狀態(tài)寄存器

向CPU提供信息623.DMA控制邏輯◆

完成DMA的初始化◆

接收設(shè)備送來的DMA請求信號◆

向設(shè)備控制器回答DMA允許信號◆向系統(tǒng)申請總線

◆

控制總線實現(xiàn)DMA傳輸控制◆

中斷控制邏輯6310.4.2DMA傳輸方式◆突發(fā)方式

在突發(fā)方式中，整個數(shù)據(jù)塊連續(xù)傳輸?？刂坪唵?，適合高速外設(shè)的成批數(shù)據(jù)傳送

CPU較長時間不能訪存CPU使用內(nèi)存DMA使用內(nèi)存內(nèi)存工作時間CPUCPUDMA操作64◆周期竊取方式 連續(xù)地獲取和放棄系統(tǒng)總線控制權(quán)來傳輸。充分發(fā)揮CPU和I/O設(shè)備的利用率判優(yōu)操作和總線切換操作頻繁，花費的時間開銷大。CPU使用內(nèi)存DMA使用內(nèi)存內(nèi)存工作時間CPUDMACPUCPUDMACPUCPUDMA65◆透明方式

DMA利用空閑時間傳輸數(shù)據(jù)。CPU使用內(nèi)存DMA使用內(nèi)存內(nèi)存工作時間CPUCPUDMACPUCPUDMACPU不停止執(zhí)行程序系統(tǒng)總線的硬件復雜、昂貴

CPUDMACPU不需要訪存6610.4.3DMA控制方式下的數(shù)據(jù)傳送過程

三個階段

◆

DMA傳送前預處理◆數(shù)據(jù)傳送◆

傳送后處理

1.DMA傳送前預處理在進行DMA數(shù)據(jù)傳送之前要用程序做一些必要的準備工作。

67DMA控制器初始化I/O設(shè)備控制器初始化啟動設(shè)備2.數(shù)據(jù)傳送

DMA控制器控制完成數(shù)據(jù)傳送工作，傳送結(jié)束向CPU發(fā)中斷請求信號。3.傳送后處理

CPU響應中斷，轉(zhuǎn)去執(zhí)行中斷服務程序，進行結(jié)束處理工作。

6810.4.4修改CPU使其與DMA共處

1.為了使CPU能與DMA控制器共同工作◆增加控制輸入信號BR和控制輸出信號BG◆產(chǎn)生BG的邏輯電路

2.CPU允許在以下狀態(tài)接受DMA的請求取指令后、譯碼后、取操作數(shù)后、指令執(zhí)行完后、結(jié)果保存后693.修改相對簡單CPU

在取指令周期開始處理DMA請求

(1)對BG的操作

BR∧FETCH1：BG←1BR’∧FETCH1：BG←0，（FETCH1的微操作）

兩條合并：

FETCH1：BG←BRBR′∧FETCH1：（FETCH1的微操作）

(2)實現(xiàn)BG的硬件

(3)狀態(tài)圖所需的修改70圖10.19BG的硬件實現(xiàn)圖10.20修改狀態(tài)圖接納BR和BG71I/O處理器

與CPU交互，處理由I/O設(shè)備讀出后數(shù)據(jù) 可連接多個I/O設(shè)備

I/O設(shè)備連接至I/O總線上，而不是系統(tǒng)總線上

10.5I/O處理器72圖10.21帶I/O處理器的系統(tǒng)結(jié)構(gòu)73

CPU向I/O處理器發(fā)送一系列I/O指令，而不象處理DMA那樣將值存于寄存器中，指令分為三類：

塊傳送命令2.執(zhí)行算術(shù)、邏輯、和分支操作的命令3.控制命令

傳輸數(shù)據(jù)塊，類似于DMA數(shù)據(jù)塊傳輸有助于處理數(shù)據(jù)以便使數(shù)據(jù)能為CPU所用

通常是硬件相關(guān)并對計算機系統(tǒng)功能的正確發(fā)揮十分關(guān)鍵74一個I/O處理器的系列命令能執(zhí)行許多連續(xù)的I/O傳送，考慮以下任務：1、從端口地址9000H的磁盤驅(qū)動器處讀取247字節(jié)的數(shù)據(jù)，寫入起始地址為1000H的存儲器中；2、從地址為9001H的輸入端口讀取1字節(jié)數(shù)據(jù)寫入CPU的累加器中；3、將內(nèi)存單元2000H至207FH的內(nèi)容寫至I/O地址為9002H的打印機上。

帶DMA控制器而沒有I/O處理器的系統(tǒng)首先將數(shù)據(jù)寫入DMA控制器的寄存器中，并啟動傳輸，等待它完成。然后它從地址為9001H的I/O端口輸入1字節(jié)數(shù)據(jù)。最后為打印數(shù)據(jù)塊啟動第二個DMA傳送。 而在帶I/O處理器的系統(tǒng)中，CPU將執(zhí)行三個任務所需的命令寫入存儲器的一個連續(xù)塊中，并將塊的指針給I/O處理器，從而減少了建立傳輸?shù)拈_銷。75并行通信：同一時間內(nèi)傳輸多位數(shù)據(jù)

DMA控制器和I/O處理器都采用并行通信串行通信：在給定的時間內(nèi)不能傳輸多位數(shù) 據(jù)，傳輸數(shù)據(jù)要通過并串轉(zhuǎn)換

打印機、MODEM等通過串口與CPU通信異步串行通信：連接的設(shè)備不共用同一時鐘并且需同時傳輸數(shù)據(jù)

同步串行傳輸

：以幀（frame）的形式傳輸數(shù)據(jù)塊，幀中包括傳輸信息頭、數(shù)據(jù)和傳輸信息尾10.6串行通信7610.6.1串行通信原理

兩個設(shè)備采用異步串行傳輸通信時，他們不共用同一時鐘。必須采用許多措施同步數(shù)據(jù)流因而事先就一些傳輸參數(shù)達成一致

速度：比特/秒-----每秒位數(shù)奇偶校驗位

起始位停止位

一些基本參數(shù)77

圖10.22顯示了傳輸兩字節(jié)數(shù)據(jù)及其傳輸間隔中傳輸線的值，此系統(tǒng)采用許多調(diào)制解調(diào)器傳輸時的典型設(shè)置N81：