EDA實驗一3-8譯碼器地設計

實用文案《電子設計自動化》實驗報告實驗一 實驗名稱：３－８譯碼器的設計專業(yè)及班級： 姓名： 學號：一、實驗目的：掌握組合邏輯電路的設計方法。掌握VHDL語言的基本結構及設計的輸入方法。掌握VHDL語言的基本描述語句的使用方法。二、實驗步驟（附源代碼及仿真結果圖） ：1. 建立工程，QuartusII--File--Newprojectwizard （注意工程目錄中不能出現中文字符，不能建立在桌面上） ；彈出窗口如圖 2-3所示。圖2-3NewProjectWizard 窗口標準文檔實用文案點擊next，在出現的對話框中輸入如下項目信息：項目路徑，如：D:\EDAexperiment\decoder38;項目名稱，如：decoder38。如圖2-4所示：圖2-4項目路徑和項目名稱對話框點擊2次next后，出現如圖2-5所示的對話框：Devicefamily中選擇CycloneIVE;Availabledevices中選擇EP4CE115F29C7.標準文檔實用文案圖2-5 器件選擇窗口4. 點擊next后，出現 EDA工具設置對話框。在 Simulation 一行中，Tool Name 選擇ModelSim-Altera，Fomat(s)選擇VHDL，如圖2-6所示。圖2-6EDA工具設置對話框點擊next，出現如圖2-7所示的對話框：標準文檔實用文案圖2-7 新建項目匯總對話框點擊Finish后，出現如圖2-8所示的界面：圖2-8decoder38 項目界面標準文檔實用文案點擊File->New->VHDLFile，如圖2-9所示。點擊ok關閉對話框。圖2-9新建VHDL文件窗口在文本編輯框內鍵入如下程序：LIBRARYieee;PORT(A,B,C,G1,G2A,G2B:INSTD_LOGIC;Y:OUT STD_LOGIC_VECTOR(7DOWNTO0));ENDdecoder38;ARCHITECTUREBehaviorOFdecoder38ISSIGNALindata:STD_LOGIC_VECTOR(2DOWNTO0);標準文檔實用文案BEGINindata<=C&B&A;PROCESS(indata,G1,G2A,G2B)BEGINIF(G1='1'ANDG2A='0'ANDG2B='0')THENCASEindataISWHEN"000"=>Y<="11111110";WHEN"001"=>Y<="11111101";WHEN"010"=>Y<="11111011";WHEN"011"=>Y<="11110111";WHEN"100"=>Y<="11101111";WHEN"101"=>Y<="11011111";WHEN"110"=>Y<="10111111";WHEN"111"=>Y<="01111111";WHENOTHERS=>Y<="XXXXXXXX";ENDCASE;ELSEY<="11111111";ENDIF;ENDPROCESS;ENDBehavior;標準文檔實用文案將文件保存為decoder38.vhd后，開始編譯，點擊Processing->StartCompilation，編譯成功后，出現如圖2-10所示界面：圖2-10編譯成功界面再次新建一個vhdl文件，鍵入如下的modelsim測試程序：LIBRARYieee;ENTITYdecoder38_tbISENDdecoder38_tb;ARCHITECTUREBehaviorOFdecoder38_tbISCOMPONENTdecoder38PORT(A,B,C,G1,G2A,G2B: INSTD_LOGIC;OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDCOMPONENT;SIGNALA:STD_LOGIC:='0';標準文檔實用文案SIGNALB:STD_LOGIC:='0';SIGNALC:STD_LOGIC:='0';SIGNALG1:STD_LOGIC:='1';SIGNALG2A:STD_LOGIC:='0';SIGNALG2B:STD_LOGIC:='0';SIGNALY:STD_LOGIC_VECTOR(7DOWNTO0);CONSTANTCLK_PERIOD:TIME:=10ns;BEGINA<=notAafterCLK_PERIOD;B<=notBafter20ns;C<=notCafter40ns;U1: decoder38 portmap(A=>A,B=>B,C=>C,G1=>G1,G2A=>G2A,G2B=>G2B,Y=>Y);ENDbehavior;11. 將文件保存為 decoder38_tb.vhd ，編譯通過。12. 點擊Tools->Options->General->EDAToolOptions, 在ModelSim-Altera 下，選擇你安裝ModelSim-Altera 的文件夾下的 win32aloem 文件夾，如圖 2-11 所示。點 ok退出對話框。標準文檔實用文案圖2-11 選項對話框13. 點擊Tools->RunSimulationTools->RTLSimulation ，調出ModelSim-Altera軟件，如圖2-12所示。標準文檔實用文案圖2-12ModelSim-Altera 界面14.在ModelSim-Altera 界面下,選擇File->New->Project ，出現如圖2-13所示的對話框：圖2-13新建項目對話框輸入項目名稱，如decoder，點擊ok出現如圖2-14所示的界面。標準文檔實用文案圖2-14 添加到項目界面15.選擇AddExistingFile, 將源代碼decoder38.vhd 和測試文件decoder38_tb.vhd 一同加入項目。添加文件類型選擇 VHDL，添加界面如圖2-15所示：圖2-15添加文件界面16.點擊Compile->CompileAll。17.在Library標簽欄下，展開work下的decoder38_tb,如圖2-16所示。雙擊behavior，將自動進入仿真界面，如圖2-17所示。標準文檔實用文案圖2-16library界面圖2-17ModelSim-Altera 仿真界面點擊Simulate->RuntimeOptions，彈出對話框如圖2-18所示。在DefaultRun文本框中，輸入100ms。標準文檔實用文案圖2-18RuntimeOptions 對話框19. 在屏幕中間 object 標簽欄中選擇所有要觀察的信號，右鍵， Add->ToWave->SelectedSignals ，點擊工具欄中的 Run圖標，可以觀測到仿真結果，如圖2-19所示?？梢酝ㄟ^工具欄中的 Zoom In，Zoom Out對仿真窗口進行調節(jié)。圖2-19 三八譯碼器仿真結果20. 分配管腳：在 Quartus II 界面下，點擊 Processing->Start->Start Analysis &標準文檔實用文案Elaboration，在彈出的對話框中點擊ok。21.點擊Assignments->PinPlanner，打開PinPlanner對話框，如圖2-20所示。圖2-20PinPlanner 對話框22. 分別用SW0、SW1、SW2三個撥碼開關對應 A、B、C三個輸入信號， SW3、SW4、SW5對應G1、G2A、G2B三個輸入信號，LEDR0~LEDR7 分別對應 Y0~Y78 個輸出信號，查表1和表3，分配好引腳號，如圖 2-21 所示。標準文檔實用文案圖2-21 引腳分配界面23.將提供的USB電纜線一端接到DE2-115開發(fā)板的USBBlaster端口，一端連接計算機的USB接口，連接12V電源，然后開啟DE2-115電源開關。24.點擊Tools->Programmer，打開Programmer界面，如圖2-22所示。圖2-22Programmer 界面25. 點擊HardwareSetup ，彈出如圖2-23所示對話框。在Currentlyselectedhardware下拉菜單中選擇 USB-Blaster[USB-0] 。點擊Close關閉對話框標準文檔實用文案圖2-23HardwareSetup 對話框26. 如果Programmer 對話框中沒有 decoder38.sof ，點擊AddFile 按鈕，在項目路徑下選擇decoder38.sof 。點擊start，將sof文件載入到FPGA芯片中。從而完成整個設計過程。如圖2-24所示。圖2-24 將程序載入 FPGA成功界面28．在DE2-115 開發(fā)板上通過撥碼開關和 LED燈驗證整個設計的有效性。 要注意的是，標準文檔實用文案閑置的管腳一定要置輸入三態(tài)（ Asinputtri-stated ）。因為必須確保該開發(fā)板當前沒用到的Flash 芯片與FPGA之間以高阻態(tài)相隔，否則會發(fā)生損壞芯片的危險！ 如果一開始開發(fā)板上所有 LED燈都是亮的話，可按以下步驟進行處理：a.點擊Assignments->Device ，在彈出的對話框中點擊 DeviceandPinOptions;b. 選擇 Unused Pins，在 Reserve all unused pins 下拉菜單中選擇 As inputtri-stated 。點擊ok兩次關閉對話框。重新編譯，下載。三、實驗中發(fā)現的問題：1、程序代碼輸入后，但是編譯有錯誤，經檢查后發(fā)現在該語句 Y:OUTSTD_LOGIC_VECTOR(7DOWNTO0)) 中最后有兩個括號，但是因為馬虎，少輸入一個括號導致編譯錯誤；2、修改上面