第觸發(fā)器和時序邏輯電路

會計學(xué)1第觸發(fā)器和時序邏輯電路與非門組成的基本RS觸發(fā)器（a）邏輯電路（b）邏輯符號

1狀態(tài)：Q＝1、Q

＝00狀態(tài)：Q＝0、Q

＝1Reset為置0端（或復(fù)位端）

Set為置1端（或置位端）非號“－”：表示低電平有效表示低電平有效1、與非門實現(xiàn)的基本RS觸發(fā)器9.1觸發(fā)器

9.1.1RS觸發(fā)器第1頁/共31頁

工作原理功能表與非門組成的基本RS觸發(fā)器的功能表第2頁/共31頁2.可控RS觸發(fā)器圖（a）是可控觸發(fā)器的邏輯圖，其中，“與非”門G1和G2構(gòu)成基本觸發(fā)器，“與非”門G3和G4構(gòu)成導(dǎo)引電路。R和S是置“0”和置“1”信號輸入端。第3頁/共31頁

工作原理工作波形圖可控RS觸發(fā)器的工作波形圖第4頁/共31頁

如果將可控觸發(fā)器的端聯(lián)到端，端聯(lián)到端，在時鐘脈沖段加上計數(shù)脈沖，如圖所示。這樣的觸發(fā)器具有計數(shù)的功能，來一個計數(shù)脈沖它能翻轉(zhuǎn)一次，翻轉(zhuǎn)的次數(shù)等于脈沖的數(shù)目，所以可以用它來構(gòu)成計數(shù)器。計數(shù)式觸發(fā)器第5頁/共31頁9.1.2JK觸發(fā)器JK觸發(fā)器的結(jié)構(gòu)有多種，國內(nèi)生產(chǎn)的主要是主從型JK觸發(fā)器。圖（a）所示的是觸發(fā)器的邏輯圖，它由兩個由“與非”門構(gòu)成的可控RS觸發(fā)器組成，兩者分別稱為主觸發(fā)器和從觸發(fā)器。此外，還通過一個“非”門將兩個觸發(fā)器聯(lián)系起來。這種就是觸發(fā)器的主從型結(jié)構(gòu)。時鐘脈沖先使主觸發(fā)器翻轉(zhuǎn)，而后使從觸發(fā)器翻轉(zhuǎn)，主從之名由此而來。第6頁/共31頁

例：下圖中的三個觸發(fā)器是主從型觸發(fā)器。在工作時，均先經(jīng)置“1”，而后同時給各段送入計數(shù)脈沖。試分析前八個脈沖期間各觸發(fā)器狀態(tài)的變化，并判斷此電路能完成的功能。第7頁/共31頁9.1.3D觸發(fā)器D觸發(fā)器的結(jié)構(gòu)有多種，國內(nèi)生產(chǎn)的主要是維持阻塞型D觸發(fā)器，它是一種邊沿觸發(fā)器。其邏輯圖如圖（a）所示。它由六個“與非”門組成，其中G1，G2組成基本觸發(fā)器，G3，G4組成時鐘控制電路，G5，G6組成數(shù)據(jù)輸入電路。

維持阻塞型觸發(fā)器(a)邏輯圖;(b)圖形符號;(c)狀態(tài)表;(d)工作波形圖第8頁/共31頁9.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1、將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器如圖（a）所示，當(dāng)D=1，即J=1和K=0時，在C的下降沿觸發(fā)器翻轉(zhuǎn)為（或保持）“1”態(tài)；當(dāng)D=0，即J=0和K=1時，在C的下降沿觸發(fā)器翻轉(zhuǎn)為（或保持）“0”態(tài)。狀態(tài)表如圖（b）所示。將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器（a）邏輯圖；（b）D觸發(fā)器的狀態(tài)表第9頁/共31頁2、將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器如圖（a）所示，將J，K端聯(lián)在一起，稱為T端。當(dāng)T=0時，時鐘脈沖作用后觸發(fā)器狀態(tài)不變；當(dāng)T=1時，觸發(fā)器具有計數(shù)邏輯功能，即Qn+1=Qn，其狀態(tài)表如圖（b）所示。將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器（a）邏輯圖；（b）T觸發(fā)器的狀態(tài)表第10頁/共31頁3、將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器如將D觸發(fā)器的D端和Q端相聯(lián)，如圖所示，就將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器。T’觸發(fā)器的邏輯功能是每來一個時鐘脈沖，翻轉(zhuǎn)一次，即Qn+1=Qn，具有計數(shù)功能。

將D觸發(fā)器轉(zhuǎn)換為T’觸發(fā)器第11頁/共31頁9.1.5555定時器1．555定時器結(jié)構(gòu)第12頁/共31頁2．555定時器構(gòu)成單穩(wěn)態(tài)觸發(fā)器第13頁/共31頁3．555定時器構(gòu)成多諧振蕩器第14頁/共31頁

寄存器用來暫時存放參與運算的數(shù)據(jù)和運算結(jié)果。寄存器存放數(shù)碼的方式有并行和串行兩種。從寄存器取出數(shù)碼的方式也有并行和串行兩種。寄存器常分為數(shù)碼寄存器和移位寄存器兩種，其區(qū)別在于有無移位的功能。9.2寄存器

第15頁/共31頁

這種寄存器只有寄存數(shù)碼和清除原有數(shù)碼的功能。下圖是一種四位數(shù)碼寄存器。9.2.1數(shù)碼寄存器

四位數(shù)碼寄存器

第16頁/共31頁

移位寄存器不僅有存放數(shù)碼而且有移位的功能。所謂移位，就是每當(dāng)來一個移位正脈沖（時鐘脈沖），觸發(fā)器的狀態(tài)便向右或向左移一位，也就是指寄存器的數(shù)碼可以在移位脈沖的控制下依次進行移位。下圖是由JK觸發(fā)器組成的四位移位寄存器。9.2.2移位寄存器

由JK觸發(fā)器組成的四位移位寄存器第17頁/共31頁

下圖是由維持阻塞型D觸發(fā)器組成的四位移位寄存器。它既可并行輸入（輸入端為d3，d2，d1，d0）/串行輸出（輸出端為Q0），又可串行輸入（輸入端為D）/串行輸出。由D觸發(fā)器組成的并行、串行輸入/串行輸出的四位移位寄存器第18頁/共31頁

計數(shù)器是數(shù)字設(shè)備中的基本邏輯部件。它的功能是記錄輸入脈沖個數(shù)，它所能記憶的最大脈沖個數(shù)稱作該計數(shù)器的“?！?。計數(shù)器種類繁多，按工作方式可分為同步計數(shù)器、異步計數(shù)器；按編碼方式可分為二進制計數(shù)器、十進制計數(shù)器等；按功能可分為加法器、減法器、可逆計數(shù)器等。9.3計數(shù)器

第19頁/共31頁1、異步二進制加法計數(shù)器可用四個主從型JK觸發(fā)器來組成四位異步二進制加法計數(shù)器，如圖（a）所示。圖（b）是它的工作波形圖。9.3.1二進制計數(shù)器

（a）（b）第20頁/共31頁2、同步二進制加法計數(shù)器還可用四個主從型JK觸發(fā)器來組成四位同步二進制加法計數(shù)器，如下圖所示。由主從型觸發(fā)器組成的四位同步二進制加法計數(shù)器第21頁/共31頁例：分析下圖所示邏輯電路的邏輯功能，說明其用途。設(shè)初始狀態(tài)為“000”。

第22頁/共31頁

同步十進制加法計數(shù)器與二進制加法計數(shù)器比較，第十個脈沖不是由“1001”變?yōu)椤?010”，而是恢復(fù)“0000”。邏輯圖如圖(a)，波形圖如圖(b)。9.3.2十進制計數(shù)器

（a）（b）第23頁/共31頁

右圖是CT74LS290型二—五—十進制計數(shù)器的邏輯圖、外引線排列圖。9.3.3中規(guī)模集成計數(shù)器

第24頁/共31頁

利用同步置數(shù)功能獲得N進制計數(shù)器的方法如下：（1）寫出N進制計數(shù)器狀態(tài)SN-1的二進制代碼。（2）寫出反饋置數(shù)函數(shù)。這實際上是根據(jù)SN-1寫出同步置數(shù)控制端的邏輯表達式。（3）畫出連線圖。主要根據(jù)置數(shù)函數(shù)畫連線圖。

9.3.4任意進制計數(shù)器

第25頁/共31頁例：試用CT74LS161構(gòu)成十進制計數(shù)器[解]（1）寫出SN-1的二進制代碼為：SN-1=S9=1001

（2）寫出反饋置數(shù)函數(shù)為：LD=Q3Q0

（3）畫連線圖。

(a)用前10個有效狀態(tài)；(b)用后10個有效狀態(tài)第26頁/共31頁利用計數(shù)器的異步置0功能獲得N進制計數(shù)器的方法如下：（1）寫出N進制計數(shù)器狀態(tài)SN的二進制代碼。（2）寫出反饋歸零函數(shù)。這實際上是根據(jù)SN寫出置零控制端的邏輯表達式。（3）畫出連線圖。主要根據(jù)反饋歸零函數(shù)畫連線圖。

第27頁/共31頁例：試用CT74LS290的異步置0功能構(gòu)成六進制計數(shù)器[解]（1）寫出SN的二進制代碼為：SN=S6=0110

（2）寫出反饋歸零函數(shù)為：R0(1)R0(2）=Q2Q1

（3）畫連線圖。

（a）六進制計數(shù)器（b）九進制計數(shù)器第28頁/共31頁

利用計數(shù)器的級聯(lián)獲得大容量N進制計數(shù)器計數(shù)器的級聯(lián)是將多個集成計數(shù)器串接起來，以獲得計數(shù)容量更大的N進制計數(shù)器。一般集成計數(shù)器都設(shè)有級聯(lián)用的輸入