DSP在片外圍電路

會(huì)計(jì)學(xué)1DSP在片外圍電路23.1通用I/O引腳受軟件控制的專用引腳：BIO和XFBIO引腳用法舉例：XC2，BIOBIO為低，執(zhí)行后面一條雙字或2條單字指令XF引腳用法舉例：SSBX XFRSBX XF第1頁(yè)/共66頁(yè)3voidmain(){for(;;){asm("ssbx XF");//將XF置1Delay(100);asm("rsbx XF");//將XF清0Delay(100);}}第2頁(yè)/共66頁(yè)43.2定時(shí)器片內(nèi)定時(shí)器方框圖PRD：周期寄存器TIM：定時(shí)寄存器

(-1計(jì)數(shù)器)TCR：定時(shí)器控制寄存器TDDR：定時(shí)器分頻

系數(shù)寄存器PSC：定時(shí)器預(yù)先定標(biāo)計(jì)數(shù)器第3頁(yè)/共66頁(yè)5表定時(shí)器的三個(gè)寄存器Timer0地址Timer1地址寄存器說(shuō)明0024H0030HTIM定時(shí)器寄存器，每計(jì)數(shù)一次自動(dòng)減10025H0031HPRD定時(shí)器周期寄存器，當(dāng)TIM減為0后，CPU自動(dòng)將PRD的值裝入TIM0026H0032HTCR定時(shí)器控制寄存器，包含定時(shí)器的控制和狀態(tài)位第4頁(yè)/共66頁(yè)61、定時(shí)器控制寄存器（TCR）

2、條件定時(shí)器控制寄存器（TCR）的功能

3、定時(shí)中斷的周期

4、定時(shí)器的用法3.2定時(shí)器第5頁(yè)/共66頁(yè)71、定時(shí)器控制寄存器（TCR）（TCR）中包含有定時(shí)器的控制位和狀態(tài)位第6頁(yè)/共66頁(yè)82、條件定時(shí)器控制寄存器（TCR）的功能第7頁(yè)/共66頁(yè)93、定時(shí)中斷的周期CLKOUT×（TDDR＋1）×（PRD＋1）其中：

CLKOUT－時(shí)鐘周期

TDDR－定時(shí)器分頻系數(shù)

PRD－定時(shí)器時(shí)間常數(shù)(周期寄存器)第8頁(yè)/共66頁(yè)104、定時(shí)器的用法關(guān)閉定時(shí)器

只要將TCR的TSS位置1，切斷時(shí)鐘輸入，定時(shí)器停止工作，減小功耗定時(shí)器初始化

（1）將TCR的TSS位置1（關(guān)閉定時(shí)器）（2）加載PRD

（3）加載TCR（使TDDR初始化，令TSS位為0，

TRB位置1），啟動(dòng)定時(shí)器第9頁(yè)/共66頁(yè)11開(kāi)放定時(shí)中斷（1）將IFR中的TINT位置1，清除尚未處理完的定時(shí)器中斷（2）將IMR中的TINT位置1，開(kāi)放定時(shí)中斷（3）將ST1中的INTM位清0，從整體上開(kāi)放中斷復(fù)位時(shí)TIM和PRD都置成FFFFｈ，定時(shí)器的分頻系數(shù)（TCR和TDDR位）清0，定時(shí)器開(kāi)始工作4、定時(shí)器的用法讀演示程序第10頁(yè)/共66頁(yè)123.3時(shí)鐘發(fā)生器組成：內(nèi)部振蕩器和鎖相環(huán)（PLL）電路兩部分參考時(shí)鐘方法1：外接晶體X1X2/CLKINCrystal方法2：外部時(shí)鐘信號(hào)由引腳

X2/CLKIN輸入(X1空)第11頁(yè)/共66頁(yè)13第12頁(yè)/共66頁(yè)14鎖相環(huán)工作原理

鎖相環(huán)路是一種反饋電路，鎖相環(huán)的英文全稱是Phase-LockedLoop,簡(jiǎn)稱PLL。其作用是使得電路上的時(shí)鐘和某一外部時(shí)鐘的相位同步。鎖相環(huán)在工作的過(guò)程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來(lái)。第13頁(yè)/共66頁(yè)153.3時(shí)鐘發(fā)生器3.3.1硬件配置PLL3.3.2軟件可編程PLL第14頁(yè)/共66頁(yè)163.3.1硬件配置PLL硬件配置PLL：通過(guò)C54x的3個(gè)引腳CLKMD1、CLKMD2

和CLKMD3的狀態(tài)，選定時(shí)鐘方式：不用PLL時(shí)，CPU的時(shí)鐘頻率等于晶體振蕩器頻率或外部時(shí)鐘頻率的一半；若用PLL時(shí)，CPU的時(shí)鐘頻率等于晶體振蕩器頻率或外部時(shí)鐘頻率乘以系數(shù)N（PLLN），使用PLL可以使用比CPU時(shí)鐘低的外部時(shí)鐘信號(hào)，以減少高速開(kāi)關(guān)時(shí)鐘所造成的高頻噪聲。第15頁(yè)/共66頁(yè)17時(shí)鐘方式的配置第16頁(yè)/共66頁(yè)183.3.2軟件可編程PLL軟件可編程PLL具有高度的靈活性其時(shí)鐘定標(biāo)器提供各種時(shí)鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLLPLL的鎖定定時(shí)器可以用于延遲轉(zhuǎn)換PLL的時(shí)鐘方式直到鎖定為止。通過(guò)軟件編程，可選用兩種時(shí)鐘方式PLL方式：其比例系數(shù)共31種,靠鎖相環(huán)電路完成分頻（DIV）方式：其比例系數(shù)為1/2和1/4,在此方式下，片內(nèi)PLL電路不工作以降低功耗第17頁(yè)/共66頁(yè)19復(fù)位時(shí)的時(shí)鐘方式（C5402）CLKMD1CLKMD2CLKMD3CLKMD寄存器時(shí)鐘方式000E007H乘15，內(nèi)部振蕩器工作，PLL工作0019007H乘10，內(nèi)部振蕩器工作，PLL工作0104007H乘5，內(nèi)部振蕩器工作，PLL工作1001007H乘2，內(nèi)部振蕩器工作，PLL工作110F007H乘1，內(nèi)部振蕩器工作，PLL工作1110000H乘1/2，內(nèi)部振蕩器工作，PLL不工作101F000H乘1/4，內(nèi)部振蕩器工作，PLL不工作011…保留第18頁(yè)/共66頁(yè)20時(shí)鐘方式寄存器CLKMD各位域功能第19頁(yè)/共66頁(yè)21比例系數(shù)與CLKMD的關(guān)系PLLNDIVPLLDIVPLLMUL比例系數(shù)0X0～140.50X150.25100～14PLLMUL+110151110或偶數(shù)(PLLMUL+1)÷211奇數(shù)PLLMUL÷4第20頁(yè)/共66頁(yè)22時(shí)鐘頻率

CPU時(shí)鐘頻率CLKOUT晶體振蕩頻率外部時(shí)鐘頻率CLKIN?內(nèi)部PLL功能第21頁(yè)/共66頁(yè)23第22頁(yè)/共66頁(yè)243.4主機(jī)接口（HPI）3.4.1HPI-8接口的結(jié)構(gòu)3.4.2HPI-8控制寄存器和接口信號(hào)3.4.3HPI-8接口與主機(jī)的連接框圖3.4.4HPI的8條數(shù)據(jù)線作通用的I/O引腳第23頁(yè)/共66頁(yè)253.4.1HPI-8接口的結(jié)構(gòu)HPI-8：一個(gè)8位的并行口，外部主機(jī)是HPI的主控者，

HPI-8作為主機(jī)的從設(shè)備，其接口包括：一個(gè)8比特雙向數(shù)據(jù)總線、各種控制信號(hào)及3個(gè)寄存器片外的主機(jī)通過(guò)修改HPI控制寄存器（HPIC）設(shè)置工作方式，通過(guò)設(shè)置HPI地址寄存器（HPIA）來(lái)指定要訪問(wèn)的片內(nèi)RAM單元，通過(guò)讀/寫數(shù)據(jù)鎖存器(HPID)

來(lái)對(duì)指定存儲(chǔ)器單元讀/寫主機(jī)通過(guò)HCNTL0、HCNTLl管腳電平選擇3個(gè)寄存器中的一個(gè)第24頁(yè)/共66頁(yè)26HPI的組成HPI數(shù)據(jù)鎖存器(HPID)HPI控制寄存器(HPIC)HPI存儲(chǔ)器(DARAM)HPI地址寄存器(HPIA)HPI控制邏輯第25頁(yè)/共66頁(yè)273.4.2HPI-8控制寄存器和接口信號(hào)HPI控制寄存器（HPIC）狀態(tài)位控制著HPI操作：（1）BOB：字節(jié)次序位（2）SMOD：標(biāo)準(zhǔn)HPI-8尋址方式位（3）DSPINT：主機(jī)向C54x發(fā)出中斷位（4）HINT：C54x向主機(jī)發(fā)出中斷位

（5）XHPIA：增強(qiáng)HPI-8擴(kuò)展尋址使能位（6）HPIENA：增強(qiáng)HPI-8使能狀態(tài)位第26頁(yè)/共66頁(yè)28HPI-8接口信號(hào)名稱及其功能第27頁(yè)/共66頁(yè)29第28頁(yè)/共66頁(yè)303.4.3HPI-8接口與主機(jī)的連接框圖C54xHPI與主機(jī)鏈接框圖第29頁(yè)/共66頁(yè)313.4.4HPI的8條數(shù)據(jù)線作通用的I/O引腳通用I/O控制寄存器(GPIOCR)各位的功能第30頁(yè)/共66頁(yè)323.5C54ｘ串行口高速全雙工串行口與其它‘C54x器件、編碼解碼器、串行A/D等接口‘C54x串行口的三種形式：(1)標(biāo)準(zhǔn)同步串行口（SSSP）(2)緩沖串行口（BSP）(3)時(shí)分多路串行口（TDM）串行口可以工作在任意低的時(shí)鐘頻率上第31頁(yè)/共66頁(yè)333.5C54ｘ串行口1、串行口的組成

2、串行口引腳定義

3、串行口傳送數(shù)據(jù)的一種接法

4、串行口發(fā)送數(shù)據(jù)過(guò)程

5、串行口接收數(shù)據(jù)過(guò)程第32頁(yè)/共66頁(yè)341、串行口的組成DRR－16位數(shù)據(jù)接收寄存器DXR－16位數(shù)據(jù)發(fā)送寄存器RSR－接收移位寄存器XSR－發(fā)送移位寄存器控制電路第33頁(yè)/共66頁(yè)352、串行口引腳定義第34頁(yè)/共66頁(yè)363、串行口傳送數(shù)據(jù)的一種接法第35頁(yè)/共66頁(yè)374、串行口發(fā)送數(shù)據(jù)過(guò)程(1)將要發(fā)送的數(shù)據(jù)寫到DXR(2)若XSR空（上一個(gè)字已串行傳送到DX腳），則將

DXR復(fù)制到XSR(3)在FSX和CLKX作用下，將XSR中的數(shù)據(jù)移到DX

引腳輸出(4)一旦DXR中的數(shù)據(jù)復(fù)制到XSR后，就產(chǎn)生串行口發(fā)送中斷XINT，通知CPU將新數(shù)據(jù)加載到DXR第36頁(yè)/共66頁(yè)385、串行口接收數(shù)據(jù)過(guò)程(1)在FSR和CLKR作用下，來(lái)自DR引腳的數(shù)據(jù)移位至

RSR(2)當(dāng)RSR滿一個(gè)字時(shí)，就復(fù)制到DRR(3)一旦RSR復(fù)制到DRR后，就產(chǎn)生串行口接收中斷，通知CPU從DRR中讀取數(shù)據(jù)第37頁(yè)/共66頁(yè)393.6外部總線外部總線表明‘C54x具有很強(qiáng)的系統(tǒng)接口能力主要內(nèi)容：(1)外部總線接口

(2)外部總線操作的優(yōu)先級(jí)別

(3)等待狀態(tài)發(fā)生器

(4)分區(qū)轉(zhuǎn)換邏輯

(5)外部總線接口定時(shí)圖

(6)復(fù)位和IDLE3省電工作方式

(7)保持方式第38頁(yè)/共66頁(yè)401、外部總線接口信號(hào)信號(hào)名稱

‘C541,‘C542,‘C543,

‘C545,‘C546

‘C548

說(shuō)

明

A15~A0

15~0

22~0

地址總線

D15~D0

15~0

15~0

數(shù)據(jù)總線

MSTRB

P

P

外部存儲(chǔ)器選通信號(hào)

PS

P

P

程序空間選擇信號(hào)

DS

P

P

數(shù)據(jù)空間選擇信號(hào)

IOSTRB

P

P

I/O設(shè)備選通信號(hào)

IS

P

P

I/O空間選擇信號(hào)

R/W

P

P

讀/寫信號(hào)

READY

P

P

數(shù)據(jù)準(zhǔn)備好信號(hào)

HOLD

P

P

請(qǐng)求控制存儲(chǔ)器接口

HOLDA

P

P

響應(yīng)HOLD請(qǐng)求

MSC

P

P

微狀態(tài)完成信號(hào)

IAQ

P

P

獲取指令地址信號(hào)

IACK

P

P

中斷響應(yīng)信號(hào)

第39頁(yè)/共66頁(yè)412、外部總線接口要求外部總線接口是一組并行接口MSTRB和IOSTRB信號(hào)相互排斥PS、DS和IS信號(hào)彼此相互排斥R/W控制數(shù)據(jù)傳遞方向READY(外部數(shù)據(jù)準(zhǔn)備輸入信號(hào))與片內(nèi)軟件可編程等待狀態(tài)發(fā)生器一道，使CPU可與慢速存儲(chǔ)器或I/O

設(shè)備接口第40頁(yè)/共66頁(yè)422、外部總線接口要求HOLD和HOLDA允許外部設(shè)備控制‘C54ｘ的外部資源當(dāng)PMST中的地址可見(jiàn)位(AVIS)置1時(shí)，CPU執(zhí)行指令的內(nèi)部程序存儲(chǔ)器地址呈現(xiàn)在外部總線上，且IAQ（指令地址采集信號(hào)）有效MSC（微狀態(tài)完成信號(hào)）CPU尋址片內(nèi)存儲(chǔ)器時(shí)，外部數(shù)據(jù)總線呈高阻狀態(tài)，地址總線、PS、IS、DS保持先前狀態(tài)，其它信號(hào)無(wú)效第41頁(yè)/共66頁(yè)433、外部總線優(yōu)先級(jí)別C54x片內(nèi)多總線結(jié)構(gòu)，可以單周期內(nèi)同時(shí)尋址多個(gè)總線外部總線僅一組，每個(gè)機(jī)器周期只能尋址一次若一個(gè)周期內(nèi)，對(duì)外部存儲(chǔ)器尋址2次（一次取指，一次取操作數(shù)），就會(huì)發(fā)生流水線沖突C54x已規(guī)定流水線各階段操作的優(yōu)先級(jí)別，自動(dòng)緩解上述流水線沖突問(wèn)題第42頁(yè)/共66頁(yè)44假設(shè)一個(gè)周期內(nèi)要對(duì)外部總線進(jìn)行：

1次取指，2次讀，1次寫操作數(shù)據(jù)尋址比取指有較高的優(yōu)先權(quán)3、外部總線優(yōu)先級(jí)別第43頁(yè)/共66頁(yè)454、等待狀態(tài)發(fā)生器目的：與慢速存儲(chǔ)器或I/O設(shè)備接口產(chǎn)生等待狀態(tài)的兩種方法：（1）軟件可編程等待狀態(tài)發(fā)生器最多可使外部總線周期延長(zhǎng)7個(gè)T（2）軟件和硬件混合產(chǎn)生等待狀態(tài)軟件等待狀態(tài)寄存器（SWWSR）每位的定義第44頁(yè)/共66頁(yè)46軟件等待狀態(tài)寄存器（SWWSR）各字段的功能第45頁(yè)/共66頁(yè)475、軟件等待狀態(tài)寄存器（SWWSR）的用法用法：STM ＃2009ｈ，SWWSR2009ｈ＝0010000000001001

將在尋址I/O空間時(shí)插入2T，尋址程序空間時(shí)插入1T，尋址數(shù)據(jù)空間時(shí)不插入等待狀態(tài)。第46頁(yè)/共66頁(yè)48軟、硬件等待狀態(tài)的使用DSP無(wú)論是運(yùn)算還是存取數(shù)據(jù)，速度都很快，但外部存儲(chǔ)器或其他設(shè)備的讀寫周期都較長(zhǎng)。因此經(jīng)常用等待方式訪問(wèn)外存儲(chǔ)器。DSP有軟等待（內(nèi)等待）、硬等待（外等待）訪問(wèn)控制以便于與不同速度的外圍器件交換數(shù)據(jù)，同時(shí)

DSP自身的運(yùn)行速度又可以保持很高。軟、硬件等待都可以分別對(duì)不同類型、不同地址范圍的外設(shè)產(chǎn)生不同的等待狀態(tài)數(shù)。第47頁(yè)/共66頁(yè)49（1）如何識(shí)別片內(nèi)存儲(chǔ)器與片外存儲(chǔ)器（2）如何區(qū)別片外數(shù)據(jù)存儲(chǔ)器與程序存儲(chǔ)器和I/O空間

（3）如何確定與外部器件通信期間數(shù)據(jù)傳送中方向（4）如何與低速設(shè)備通信Q?第48頁(yè)/共66頁(yè)506、分區(qū)轉(zhuǎn)換邏輯可編程分區(qū)轉(zhuǎn)換邏輯的功能：當(dāng)‘C54x在外部存儲(chǔ)器分區(qū)之間切換時(shí)，不需要外部為存儲(chǔ)器插等待狀態(tài)，分區(qū)轉(zhuǎn)換邏輯會(huì)自動(dòng)插入一個(gè)T分區(qū)轉(zhuǎn)換控制寄存器（BSCR）第49頁(yè)/共66頁(yè)517、分區(qū)轉(zhuǎn)換控制寄存器(BSCR)

各位段的功能（1）第50頁(yè)/共66頁(yè)527、分區(qū)轉(zhuǎn)換控制寄存器(BSCR)

各位段的功能（2）第51頁(yè)/共66頁(yè)538、外部總線接口定時(shí)圖訪問(wèn)外部存儲(chǔ)空間或I/O空間的時(shí)序圖一個(gè)CLKOUT周期的定義：

從一個(gè)下降沿到下一個(gè)下降沿接口定時(shí)圖的作用：

（1）了解一條指令執(zhí)行的機(jī)器周期數(shù)。例如：存儲(chǔ)器寫 2TI/O讀或?qū)?T

存儲(chǔ)器讀 1（2）選配外部存儲(chǔ)器芯片或I/O器件第52頁(yè)/共66頁(yè)54定時(shí)圖舉例：存儲(chǔ)器讀－讀－寫操作定時(shí)圖在一個(gè)存儲(chǔ)器分區(qū)中來(lái)回讀，只要一個(gè)T8、外部總線接口定時(shí)圖第53頁(yè)/共66頁(yè)559、外部總線復(fù)位定時(shí)圖第54頁(yè)/共66頁(yè)5610、復(fù)位和IDLE3省電工作方式（1）RS變?yōu)榈碗娖胶?個(gè)機(jī)器周期，PS、MSTRB和

IAQ均變成高電平（2）RS變?yōu)榈碗娖胶?個(gè)機(jī)器周期，R/W變?yōu)楦唠娖?，?shù)據(jù)總線變?yōu)楦咦锠顟B(tài)，地址總線上為FF80h。同時(shí)，器件內(nèi)部也進(jìn)入復(fù)位狀態(tài)（3）當(dāng)RS結(jié)束(變成高電平)后的外部總線狀態(tài)為:

（a）RS變成高電平后5個(gè)機(jī)器周期，PS變成低電平（b）RS變成高電平后6個(gè)機(jī)器周期，MSTRB和IACK變成低電平。再經(jīng)過(guò)一個(gè)半周期之后，CPU準(zhǔn)備讀數(shù)并進(jìn)入正常工作狀態(tài)。C54x復(fù)位后的總線狀態(tài)第55頁(yè)/共66頁(yè)5711、“喚醒”IDLE3省電方式CPU執(zhí)行IDLE3指令，PLL完全停止工作，功耗降低利用外部中斷（INTn、NMI和RS）結(jié)束IDLE3省電工作方式“喚醒”IDLE3的時(shí)間----從退出IDLE3省電工作方式并重新啟動(dòng)PLL到鎖定相位的時(shí)間（CPU才能重新恢復(fù)工作）根據(jù)PLL乘系數(shù)值和鎖定時(shí)間、時(shí)鐘周期求得減法計(jì)數(shù)器起始值，并用軟件方法修改時(shí)鐘方式寄存器（CLKMD）用復(fù)位方式“喚醒”IDLE3，不需要用減法計(jì)數(shù)器第56頁(yè)/共66頁(yè)5811、“喚醒”IDLE3省電方式第57頁(yè)/共66頁(yè)5912、保持方式C54x的HOLD和HOLDA信號(hào)允許外部設(shè)備控制處理器片外的程序、數(shù)