IS總線接口結(jié)構(gòu)的配置

I2S總線接口功能及應(yīng)用開發(fā)內(nèi)容結(jié)構(gòu)

I2S總線概述

I2S總線規(guī)范

I2S總線結(jié)構(gòu)配置

S3C44B0XI2S總線概述

S3C44B0XI2S總線特性

S3C44B0XI2S總線結(jié)構(gòu)

S3C44B0XI2S接口工作模式

S3C44B0XI2S音頻數(shù)據(jù)格式

S3C44B0XI2S接口特殊功能寄存器

嵌入式音頻系統(tǒng)應(yīng)用I2S總線概述

音響數(shù)據(jù)的采集、處理和傳輸是多媒體技術(shù)的重要組成部分。眾多的數(shù)字音頻系統(tǒng)已經(jīng)進(jìn)入消費(fèi)市場，例如數(shù)字音頻錄音帶、數(shù)字聲音處理器。對于設(shè)備和生產(chǎn)廠家來說，標(biāo)準(zhǔn)化的信息傳輸結(jié)構(gòu)可以提高系統(tǒng)的適應(yīng)性。I2S(Inter—ICSound)總線是飛利浦公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)，該總線專責(zé)于音頻設(shè)備之間的數(shù)據(jù)傳輸，廣泛應(yīng)用于各種多媒體系統(tǒng)。I2S總線規(guī)范I2S總線擁有三條數(shù)據(jù)信號線：SCK:(continuousserialclock)串行時鐘對應(yīng)數(shù)字音頻的每一位數(shù)據(jù)，SCK都有1個脈沖。SCK的頻率=2×采樣頻率×采樣位數(shù)。WS:(wordselect)字段（聲道）選擇用于切換左右聲道的數(shù)據(jù)。WS的頻率＝采樣頻率。SD:(serialdata)串行數(shù)據(jù)用二進(jìn)制補(bǔ)碼表示的音頻數(shù)據(jù)。對于系統(tǒng)而言，產(chǎn)生SCK和WS的信號端就是主導(dǎo)裝置，用MASTER表示，簡單系統(tǒng)示意圖如圖1所示：信號線I2S總線規(guī)范發(fā)送端產(chǎn)生SCK和WS接收端產(chǎn)生SCK和WS外置控制器產(chǎn)生SCK和WS，作為主導(dǎo)裝置，發(fā)送端成為在外部時鐘下的從屬裝置圖1、簡單系統(tǒng)配置信號線（續(xù)）I2S總線規(guī)范串行數(shù)據(jù)（SD）

I2S格式的信號無論有多少位有效數(shù)據(jù)，數(shù)據(jù)的最高位總是被最先傳輸(在WS變化(也就是一幀開始)后的第2個SCK脈沖處)，因此最高位擁有固定的位置，而最低位的位置則是依賴于數(shù)據(jù)的有效位數(shù)。也就使得接收端與發(fā)送端的有效位數(shù)可以不同。如果接收端能處理的有效位數(shù)少于發(fā)送端，可以放棄數(shù)據(jù)幀中多余的低位數(shù)據(jù)；如果接收端能處理的有效位數(shù)多于發(fā)送端，可以自行補(bǔ)足剩余的位(常補(bǔ)足為零)。這種同步機(jī)制使得數(shù)字音頻設(shè)備的互連更加方便，而且不會造成數(shù)據(jù)錯位。為了保證數(shù)字音頻信號的正確傳輸，發(fā)送端和接收端應(yīng)該采用相同的數(shù)據(jù)格式和長度。當(dāng)然，對I2S格式來說數(shù)據(jù)長度可以不同。信號線（續(xù)）I2S總線規(guī)范字段（聲道）選擇（WS）

命令選擇線表明了正在被傳輸?shù)穆暤馈S為“1”表示正在傳輸?shù)氖亲舐暤赖臄?shù)據(jù)。WS為“0”表示正在傳輸?shù)氖怯衣暤赖臄?shù)據(jù)。WS可以在串行時鐘的上升沿或者下降沿發(fā)生改變，并且WS信號不需要一定是對稱的。在從屬裝置端，WS在時鐘信號的上升沿發(fā)生改變。WS總是在最高位傳輸前的一個時鐘周期發(fā)生改變，這樣可以使從屬裝置得到與被傳輸?shù)拇袛?shù)據(jù)同步的時間，并且使接收端存儲當(dāng)前的命令以及為下次的命令清除空間?；镜慕涌跁r序圖可以參看圖2所示：信號線（續(xù)）I2S總線規(guī)范圖2典型的I2S信號最高位信號線（續(xù)）I2S總線規(guī)范電壓規(guī)范輸出電壓:

VL<0.4VVH>2.4V輸入電壓

VIL=0.8VVIH=2.0V注：目前使用的TTL電平標(biāo)準(zhǔn)，隨著其他IC（LSI）的流行，其他電平也會支持。I2S總線規(guī)范延遲特性

在I2s總線中，任何設(shè)備都可以通過提供必需的時鐘信號成為系統(tǒng)的主導(dǎo)裝置，而從屬裝置通過外部時鐘信號來得到它的內(nèi)部時鐘信號，這就意味著必須重視主導(dǎo)裝置和數(shù)據(jù)以及命令選擇信號之間的傳播延遲，總的延遲主要由兩部分組成：外部時鐘和從屬裝置的內(nèi)部時鐘之間的延遲內(nèi)部時鐘和數(shù)據(jù)信號以及命令選擇信號之間的延遲

對于數(shù)據(jù)和命令信號的輸入，外部時鐘和內(nèi)部時的延遲不占據(jù)主導(dǎo)的地位，它只是延長了有效的建立時間(set—uptime)。延遲的主要部分是發(fā)送端的傳輸延遲和設(shè)置接收端所需的時間。見圖3和圖4：I2S總線線規(guī)規(guī)范范延遲遲特特性性（（續(xù)續(xù)））圖3timingforI2STransmitter圖4timingforI2SReceiverI2S總線線規(guī)規(guī)范范T是時時鐘鐘周周期期，，Tr是最最小小允允許許時時鐘鐘周周期期，，T>Tr這樣樣發(fā)發(fā)送送端端和和接接收收端端才才能滿滿足足數(shù)數(shù)據(jù)據(jù)傳傳輸輸速速率率的的要要求求。。對于于所所有有的的數(shù)數(shù)據(jù)據(jù)速速率率，，發(fā)發(fā)送送端端和和接接收收端端均均發(fā)發(fā)出出一一個個具具有有固固定定的的傳傳號號空空號號比比(mark——spaceratio)的時時鐘鐘信信號號，，所所以以tLC和tHC是由由T所定定義義的的。。tLC和tHC必須須大大于于0.35T，這這樣樣使使信信號號在在從從屬屬裝裝置置端端可可以以被被檢檢測測到到。。延遲遲(tdtr)和最最快快的的傳傳輸輸速速度度(由Ttr定義義)是相相關(guān)關(guān)的的，，快快的的發(fā)發(fā)送送端端信信號號在在慢慢的的時時鐘鐘上上升升沿沿可可能能導(dǎo)導(dǎo)致致tdtr不能能超超過過tRC而使使thtr為零零或或者者負(fù)負(fù)。。只只有有tRC不大大于于tRCmax的時時候候(tRCmax>：0.15T)，發(fā)發(fā)送送端端才才能能保保證證thtr大于于等等于于0。為了了允允許許數(shù)數(shù)據(jù)據(jù)在在下下降降沿沿被被記記錄錄，，時時鐘鐘信信號號上上升升沿沿及及T相關(guān)的的時間間延遲遲應(yīng)該該給予予接收收端充充分的的建立立時間間(set-uptime)。數(shù)據(jù)建建立時時間(set-uptime)和保持持時間間(holdtime)不能小小于指指定接接收端端的建建立時時間和和保持持時間間。延遲特特性（（續(xù)））I2S總線結(jié)結(jié)構(gòu)配配置發(fā)送端端圖5發(fā)送端端硬件件配置置I2S總線結(jié)結(jié)構(gòu)配配置發(fā)送端端（續(xù)續(xù)）隨著WS信號的的改變變，導(dǎo)導(dǎo)出一一個WSP脈沖信信號，，進(jìn)入入并行行移位位寄存存器，，從而而輸出出數(shù)據(jù)據(jù)被激激活。。串行行數(shù)據(jù)據(jù)的默默認(rèn)輸輸入是是0，因此此所有有位于于最低低位(LSB)后的數(shù)數(shù)據(jù)將將被設(shè)設(shè)置為為0I2S總線結(jié)結(jié)構(gòu)配配置接收端端圖6接收端端硬件件配置置I2S總線結(jié)結(jié)構(gòu)配配置接收端端（續(xù)續(xù)）隨著第第一個個WS信號的的改變變，WSP在SCK信號的的下降降沿重重設(shè)計(jì)計(jì)數(shù)器器。在在“1outofn””譯碼器器對計(jì)計(jì)數(shù)器器數(shù)值值進(jìn)行行譯碼碼后，，第一一個串串行的的數(shù)據(jù)據(jù)(MSB)在SCK時鐘信信號的的上升升沿被被存放放進(jìn)入入B1，隨著著計(jì)數(shù)數(shù)器的的增長長，接接下來來的數(shù)數(shù)據(jù)被被依次次存放放進(jìn)入入B2到Bn中。在在下一一個WS信號改改變的的時候候，數(shù)數(shù)據(jù)根根據(jù)WSP脈沖的的變化化被存存放進(jìn)進(jìn)入左左(聲道)鎖存器器或者者右(聲道)鎖存器器，并并且將將B2一Bn的數(shù)據(jù)據(jù)清除除以及及計(jì)數(shù)數(shù)器重重設(shè)，，如果果有冗冗余的的數(shù)據(jù)據(jù)則最最低位位之后后的數(shù)數(shù)據(jù)將將被忽忽略。。注意意：譯譯碼器器和計(jì)計(jì)數(shù)器器(虛線內(nèi)內(nèi)的部部分)可以被被一個個n比特移移位寄寄存器器所代代替。。S3C44B0XI2S總線概概述S3C44B0X的IIS總線接接口可可作為為一個個編碼碼解碼碼接口口與外外部8/16位的立立體聲聲音頻頻解碼碼電路路（CODECIC）相連連，從從而實(shí)實(shí)現(xiàn)微微唱片片和便便攜式式應(yīng)用用。它它支持持IIS數(shù)據(jù)格格式和和MSB-Justified數(shù)據(jù)格格式。。IIS總線接接口為為先進(jìn)進(jìn)先出出隊(duì)列列FIFO的訪問問提供供DMA傳輸模模式來來取代代中斷斷模式式，可可同時時發(fā)送送和接接收數(shù)數(shù)據(jù)，，也可可只發(fā)發(fā)送或或接收收數(shù)據(jù)據(jù)。S3C44B0XI2S總線特特性IIS、MSB-Justified格式兼兼容；；每通道道8/16位數(shù)據(jù)據(jù)格式式；每通道道有16fs、32fs、48fs（fs為采樣樣頻率率）的的串行行時鐘鐘；具有256fs和384fs的主時時鐘；；具有為為主時時鐘和和編碼碼解碼碼時鐘鐘分頻頻的可可編程程分頻頻器；；支持32（2×16）字節(jié)節(jié)發(fā)送送和接接收（（FIFO）；具有正正常和和DMA兩種傳傳輸模模式。。S3C44B0XI2S總線結(jié)結(jié)構(gòu)圖7IIS總線框框圖各部分分功能能如下下：S3C44B0XI2S總線結(jié)結(jié)構(gòu)總線接接口、、寄存存器組組、和和狀態(tài)態(tài)機(jī)（（BRFC）：：總總線線接接口口邏邏輯輯和和FIFO的訪訪問問由由狀狀態(tài)態(tài)機(jī)機(jī)控控制制；；兩個個三三位位的的預(yù)預(yù)分分頻頻器器（（IPSR）：：一一個個被被用用作作IIS總線線接接口口的的主主時時鐘鐘發(fā)發(fā)生生器器，，另另一一個個被被用用作作外外部部編編碼碼解解碼碼的的時時鐘鐘發(fā)發(fā)生生器器；；16字節(jié)節(jié)的的FIFOs（TxFIFO、RxFIFO）：：在在發(fā)發(fā)送送數(shù)數(shù)據(jù)據(jù)的的傳傳輸輸過過程程中中，，數(shù)數(shù)據(jù)據(jù)被被寫寫入入TxFIFO，在在接接收收數(shù)數(shù)據(jù)據(jù)的的傳傳輸輸過過程程中中，，數(shù)數(shù)據(jù)據(jù)從從RxFIFO被讀讀出出；；主IISCLK發(fā)生生器器（（SCLKG）：：在在主主模模式式中中，，串串行行位位時時鐘鐘由由主主時時鐘鐘（（指指IIS總線線接接口口的的主主時時鐘鐘））產(chǎn)產(chǎn)生生；；通道道發(fā)發(fā)生生器器和和狀狀態(tài)態(tài)機(jī)機(jī)（（CHNC）：：IISCLK和IISLRCK由通通道道狀狀態(tài)態(tài)機(jī)機(jī)產(chǎn)產(chǎn)生生和和控控制制；；16位移移位位寄寄存存器器（（SFTR）：：在在發(fā)發(fā)送送數(shù)數(shù)據(jù)據(jù)模模式式中中，，并并行行數(shù)數(shù)據(jù)據(jù)被被移移成成串串行行數(shù)數(shù)據(jù)據(jù)輸輸出出，，在在接接收收數(shù)數(shù)據(jù)據(jù)模模式式中中，，串串行行數(shù)數(shù)據(jù)據(jù)被被移移成成并并行行數(shù)數(shù)據(jù)據(jù)輸輸入入；；S3C44B0XI2S接口口工工作作模模式式單獨(dú)獨(dú)發(fā)發(fā)送送或或接接收收模模式式a、正正常常傳傳輸輸模模式式FIFO隊(duì)列列的的就就緒緒標(biāo)標(biāo)志志位位決決定定了了CPU讀或或?qū)憣戧?duì)隊(duì)列列的的時時間間。。發(fā)發(fā)送送隊(duì)列列非非空空，，隊(duì)隊(duì)列列發(fā)發(fā)送送數(shù)數(shù)據(jù)據(jù)準(zhǔn)準(zhǔn)備備就就緒緒，，標(biāo)標(biāo)志志位位置置1；發(fā)發(fā)送送隊(duì)隊(duì)列列為為空，，標(biāo)標(biāo)志志位位置置0。接接收收隊(duì)隊(duì)列列未未滿滿，，標(biāo)標(biāo)志志位位置置1，指指示示隊(duì)隊(duì)列列可可接接收收數(shù)數(shù)據(jù)；；接接收收隊(duì)隊(duì)列列滿滿，，標(biāo)標(biāo)志志位位置置0。當(dāng)當(dāng)CPU訪問問發(fā)發(fā)送送或或接接收收隊(duì)隊(duì)列列（FIFOs）時時，，串串行行數(shù)數(shù)據(jù)據(jù)能能夠夠被被發(fā)發(fā)送送或或接接收收。。b、DMA傳輸輸模模式式發(fā)送送或或接接收收隊(duì)隊(duì)列列的的訪訪問問由由DMA控制制器器來來完完成成。。在在發(fā)發(fā)送送或或接接收收模式式中中，，DMA服務(wù)務(wù)請請求求由由隊(duì)隊(duì)列列的的就就緒緒標(biāo)標(biāo)志志位位自自動動給給出出。。發(fā)送送和和接接收收同同時時模模式式IIS總線接口口能夠同同時發(fā)送送和接收收數(shù)據(jù)。。一個通通道用正正常傳輸輸模式，另一一通道用用DMA傳輸模式式。S3C44B0XI2S音頻數(shù)據(jù)據(jù)格式IIS-BUS格式MSB-Justified格式圖8IIS總線和MSB-Justified格式數(shù)據(jù)據(jù)接口格格式兩種格式式S3C44B0XI2S音頻數(shù)據(jù)據(jù)格式表1編解碼時時鐘表2可用的串串行位時時鐘頻率率采樣頻率率和主時時鐘1、位位名稱描述初始狀態(tài)[8]Left/RightChannelIndex(只讀)0＝左通道

1＝右通道1[7]TransmitFIFOReadyFlag(只讀)0＝發(fā)送FIFO沒有準(zhǔn)備好(空)1＝發(fā)送FIFO準(zhǔn)備好(不空)0[6]ReceiveFIFOReadyFlag(只讀)0＝接收FIFO沒有準(zhǔn)備好(空)1＝接收FIFO準(zhǔn)備好(不空)0[5]TransmitDMAserviceRequestEnable0＝發(fā)送DMA請求禁止1＝發(fā)送DMA請求使能0[4]ReceiveDMAserviceRequestEnable0＝接收DMA請求禁止1＝接收DMA請求使能0[3]TransmitChannelIdleCommand在發(fā)送空閑狀態(tài),IISLRCK不激活(暫停發(fā)送),該位僅在IIS是Master時有效

0＝IISLRCK產(chǎn)生

1＝IISLRCK不產(chǎn)生0[2]TransmitChannelIdleCommand在接收空閑狀態(tài),IISLRCLK不激活(暫停接收),該位僅在IIS是Master時有效

0＝IISLRCK產(chǎn)生

1＝IISLRCK不產(chǎn)生0[1]IISPrescalerEnable0＝預(yù)分頻器禁止1＝使能預(yù)分頻器0[0]IISInterfaceEnable0＝IIS禁止(停止)1＝IIS使能(啟動)0S3C44B0XI2S接口特殊殊功能寄寄存器IISCON地址：0x01D18000(Li/HW,Li/W,Bi/W)R/W0x01D18002(Bi/HW)表3IIS控制寄存存器IISCON2、IIS模式寄存存器IISMOD位位名稱描述初始狀態(tài)[8]Master/SlaveModeSelect0＝主模式（IISLRCK和IISCLK輸出）1＝從模式（IISLRCK和IISCLK輸入）0[7:6]Transmit/ReceiveModeSelect00＝不傳輸01＝接收模式10＝發(fā)送模式11＝發(fā)送/接收模式00[5]ActiveLevelofLeft/RightChannel0＝左通道為低（右通道為高）1＝左通道為高（右通道為低）0[4]SerialInterfaceFormat0＝IIS格式1＝MSB-Justified0[3]SerialDataBitPerChannel0＝8位1＝16位0[2]MasterClock(CODECLK)FrequencySelect0＝256fs1＝384fs（fs：采樣頻率）0[1:0]TransmitChannelIdleCommand00＝16fs01＝32fs10＝48fs11＝N/A00S3C44B0XI2S接口特殊殊功能寄寄存器IISMOD地址：0x01D18004(Li/HW,Li/W,Bi/W)R/W0x01D18006(Bi/HW)表4IIS模式寄存存器IISMODS3C44B0XI2S接口特殊殊功能寄寄存器3、IIS比例因子子寄存器器IISPSR位位名稱描述初始狀態(tài)[7:4]PrescalerValueA預(yù)分頻器A的比例因子clock_prescaler_A=MCLK/<divisionfactor>0x0[3:0]PrescalerValueB預(yù)分頻器B的比例因子clock_prescaler_B=MCLK/<divisionfactor>0x0IISPSR[3:0]/[7:4]比例因子IISPSR[3:0]/[7:4]比例因子0000B21000B10001B41001B－0010B61010B3*0011B81011B－0100B101100B5*0101B121101B－0110B141110B7*0111B161111B－注：*如如果Prescaler的值位3、5、7，則占空空比將不不是50％，此此種情況況下，高高電平H周期為0.5MCLK。IISPSR地址：0x01D18008(Li/HW,Li/W,Bi/W)R/W0x01D1800A(Bi/HW)0x001D1800B(Bi/B)表5IIS比例因子子寄存器器IISPSR4、IIS隊(duì)列控制制寄存器器IISFCONS3C44B0XI2S接口特殊殊功能寄寄存器位位名稱描述初始狀態(tài)[11]發(fā)送FIFO存取模式虛字選擇0＝正常存取模式1＝DMA存取模式0[10]接收FIFO存取模式選擇0＝正常接收模式1＝DMA接收模式0[9]發(fā)送FIFO使能位0＝FIFO禁止1＝FIFO使能0[8]接收FIFO使能位0＝FIFO禁止1＝FIFO使能0[7:4]發(fā)送FIFO數(shù)據(jù)計(jì)數(shù)值數(shù)據(jù)計(jì)數(shù)值＝0～8（只讀）000[3:0]接收FIFO數(shù)據(jù)技術(shù)值數(shù)據(jù)計(jì)數(shù)值＝0～8（只讀）000IISFCON地址：0x01D1800C(Li/HW,Li/W,Bi/W)R/W0x01D1800E(Bi/HW)表6IIS隊(duì)列控制寄存存器IISFCON5、IIS隊(duì)列寄存器IISFIFS3C44B0XI2S接口特殊功能能寄存器位位名稱描述初始狀態(tài)[15:0]FENTRYIIS的發(fā)送/接收數(shù)據(jù)0x0IISFIF地址：0x01D18010(Li/HW)R/W0x01D18012(Bi/HW)表7IIS隊(duì)列寄存器IISFIF嵌入式音頻系系統(tǒng)應(yīng)用圖9S3C2410與UDA1314硬件電路連接接硬件鏈接圖10UDA1341內(nèi)部結(jié)構(gòu)設(shè)計(jì)硬件電路路時選用第二二組輸入音頻頻信號？硬件鏈接嵌入式音頻系系統(tǒng)應(yīng)用音頻驅(qū)動實(shí)現(xiàn)現(xiàn)整個音頻驅(qū)動動的實(shí)現(xiàn)分為為4個部分：初始化、打開開設(shè)備主要完成對UDA1341音量、采樣頻頻率、L3接口等的初始始化，并且注冊設(shè)備備。DSP驅(qū)動實(shí)現(xiàn)DSP驅(qū)動實(shí)現(xiàn)了音音頻數(shù)據(jù)的傳傳輸即播放和和錄音的數(shù)據(jù)據(jù)傳輸。同時提供ioctl對UDA1341中的DAC和ADC采樣率進(jìn)行控控制。MIXER驅(qū)動實(shí)現(xiàn)MIXER驅(qū)動只控制混混音效果，并并不執(zhí)行讀寫寫操作．所以以MIXER的文件操作結(jié)結(jié)構(gòu)只實(shí)現(xiàn)了了1個ioctl調(diào)用．提供給給上層設(shè)置CODEC的混音效果。。設(shè)備的釋放設(shè)備的卸載由由注銷函數(shù)close()來完成。。注銷函數(shù)使用用注冊時得到的設(shè)備備號，同時釋釋放驅(qū)動程序序使用的各種種系統(tǒng)資源．．如DMA和緩沖區(qū)等。。嵌入式音頻系系統(tǒng)應(yīng)用嵌入式音頻系系統(tǒng)應(yīng)用應(yīng)用程序編寫寫的注意事項(xiàng)項(xiàng)(1)和所有應(yīng)用程程序一樣，在在程序編寫中中不要賣弄編編程技巧，清清晰的結(jié)構(gòu)有助于提提高程序的穩(wěn)穩(wěn)定性和可維維護(hù)性。(2)打開音頻設(shè)備備文件時盡可可能使用O_RDONLY或者O_WRONLY標(biāo)識位，有助助于提高程序序的速度，只只有在應(yīng)用程程序既能進(jìn)行行錄音操作也也進(jìn)行回放操操作時才能使使用O_RDWR標(biāo)識位。(3)嵌入式芯片中中對不同數(shù)據(jù)據(jù)結(jié)構(gòu)分配的的字節(jié)數(shù)都不不一樣，進(jìn)行行音頻數(shù)據(jù)處