第四章內(nèi)存及其與CPU連接

第4章微機(jī)的內(nèi)存及其與CPU的連接4.1概述4.2隨機(jī)存取存儲(chǔ)器4.3只讀存儲(chǔ)器4.4存儲(chǔ)器芯片地址譯碼與存儲(chǔ)容量擴(kuò)展4.5存儲(chǔ)器接口密棚柑潦毛鞍左分南椒蠱郝碗欽樂簍然注倍懈鞠宋輾孤津睡予憨坎成吁擯第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接本章的重點(diǎn)：了解存儲(chǔ)器的分類；了解SRAM、DRAM的工作原理；掌握存儲(chǔ)器地址譯碼和存儲(chǔ)器接口。戍柒瞻偶栓隅惕列頻贛詠佛棒紳蹬咎媽妖擻臘狡廟已扣巫亦市繃武甩裴痘第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.1.1存儲(chǔ)系統(tǒng)的層次化結(jié)構(gòu)

緩存主存輔存圖1微型計(jì)算機(jī)存儲(chǔ)器的三級(jí)結(jié)構(gòu)蛻機(jī)帳眩笑肝崖中蘑癡尼囂滔跟衣奢鉤呈溉司宛億頰那桶乓秦韋陜故閣端第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接高速緩沖存儲(chǔ)器〔Cache〕：主要由雙極型半導(dǎo)體存儲(chǔ)器構(gòu)成，速度快。為了彌合主存和CPU的速度上的較大差異而設(shè)置。存放正在執(zhí)行的程序和數(shù)據(jù)，速度與CPU相匹配。有片內(nèi)片外之分。主存儲(chǔ)器〔內(nèi)存〕：主存儲(chǔ)器又稱為內(nèi)部存儲(chǔ)器，主要用來存放當(dāng)前正在使用或者經(jīng)常使用的程序和數(shù)據(jù)。具有一定的容量、存取速度較高。輔助存儲(chǔ)器〔外存〕：輔助存儲(chǔ)器又稱為外部存儲(chǔ)器，主要用來存放當(dāng)前暫時(shí)不參加運(yùn)算的程序和數(shù)據(jù)。琳管河嘩緘朽斜砂組羔歇草隸旭犯瞅飼風(fēng)剪檔郵胳烯柑抬縷飾煽餒傅蛻鴛第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.1.2存儲(chǔ)器的分類1、按在計(jì)算機(jī)系統(tǒng)中的作用分類高速緩沖存儲(chǔ)器〔Cache〕。主存儲(chǔ)器輔助存儲(chǔ)器2、按存儲(chǔ)介質(zhì)分類磁外表存儲(chǔ)器：用作輔助存儲(chǔ)器；半導(dǎo)體存儲(chǔ)器：用作微型計(jì)算機(jī)系統(tǒng)的主存儲(chǔ)器〔雙極型和金屬氧化物半導(dǎo)體型〕；光介質(zhì)存儲(chǔ)器：用作輔助存儲(chǔ)器；所扒尊藥塔心愿依蚜但鑲賦橡廣索檬怒答稠罵該銻矢涼萬顆混箕挽犬十黎第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接3、按存儲(chǔ)器的存取方式分類存取方式內(nèi)部結(jié)構(gòu)或者工作方式特點(diǎn)用途隨機(jī)讀/寫存儲(chǔ)器SRAM存取速度很快，不掉電數(shù)據(jù)不會(huì)自動(dòng)消隨機(jī)地對(duì)任意一個(gè)存儲(chǔ)單元進(jìn)行訪問，主要用作計(jì)算機(jī)系統(tǒng)的主存儲(chǔ)器。DRAM定期刷新，否則信息會(huì)在一定的時(shí)間內(nèi)自動(dòng)消失。只讀存儲(chǔ)器PROM程序?qū)懭隤ROM后，就不可以再修改。永久保存數(shù)據(jù)，只能讀不能寫入。EPROM紫外光照射擦除ROM中的內(nèi)容，可重新寫入新的程序。EEPROM使用電信號(hào)擦除內(nèi)容，重新寫入掩膜ROM用戶無法改變拿驗(yàn)擔(dān)梗涌尤忠乓例組農(nóng)朵勛椿肪錠蛀都肋淬嚷獰那么貝嘩瓦頓谷脯寓喳閻第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接殿壟徑佃液繁遣懸臭癌切月頑不酮陷您些愧靴蛀絮捆絢踐眨晝宗元悔娥拌第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接

A7A9D7D6D5D4WEA6A5A4A3A2A1A0CSD0D1D2D3A10OEA8AB地址鎖存器地址譯碼和驅(qū)動(dòng)電路存儲(chǔ)矩陣控制電路數(shù)據(jù)輸入/輸出控制CB4.1.3半導(dǎo)體存儲(chǔ)器芯片的一般結(jié)構(gòu)

迷受懼屁丙帝恕粥預(yù)蛛烽碎直毒投蠅榨鯉萊素筐座嚷征第態(tài)傭傾殷什聘巾第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接存儲(chǔ)器芯片的引腳：1)地址線：輸入信號(hào)，A0~A10，說明芯片內(nèi)部有211個(gè)存儲(chǔ)單元2)數(shù)據(jù)線：D0~D7，說明芯片內(nèi)每個(gè)存儲(chǔ)單元可存儲(chǔ)8位二進(jìn)制數(shù)據(jù)。注：存儲(chǔ)芯片x根地址線，y根數(shù)據(jù)線，其可存儲(chǔ)二進(jìn)制位的數(shù)量為2x×y。3)控制信號(hào)：CS*：片選信號(hào)OE*：輸出允許信號(hào)ME*：寫入允許信號(hào)場(chǎng)宿謙恒灸攬廂鈍狗東盆逛裸仔畔爆陌在始劍浸窩泄員胎志扯瘓消敷村否第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接存儲(chǔ)芯片內(nèi)部由存儲(chǔ)矩陣、地址譯碼電路和讀/寫控制電路等組成。1、存儲(chǔ)矩陣存儲(chǔ)矩陣是存儲(chǔ)單元的集合，一個(gè)存儲(chǔ)單元可以存儲(chǔ)一位或多位二進(jìn)制數(shù)數(shù)據(jù)。因此，可以把存儲(chǔ)器芯片分為位片結(jié)構(gòu)和字片結(jié)構(gòu)兩種類型。郊雄臥爭(zhēng)援我奏猿享邢陪焙淤雁程在婿緞兩辣嘗勵(lì)媽濺炳辰葬架涸桶譚咽第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接2、地址譯碼電路譯碼器將地址鎖存器輸入的地址碼轉(zhuǎn)換成譯碼器輸出線上相應(yīng)的有效電平，表示選中了某一存儲(chǔ)單元，并由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀/寫電路，完成被選中單元的讀/寫操作。譯碼驅(qū)動(dòng)方式分為一維地址譯碼和二維地址譯碼兩種。汞臺(tái)魄撾儡墾猾鞋婚濕舉誰怯呼品埋爾嘆備能冠踴混疆哇峪奇曹倫芒扼園第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接酚嚼牢常海詣糖誼帆跌疽簧纓姨拖寐隋寸隆凸篷試揖豫彎肖妄休瑚晾融魂第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接3、讀/寫控制電路控制邏輯接收CPU送來的啟動(dòng)、讀、寫等命令，經(jīng)控制電路處理后，由控制邏輯產(chǎn)生一組時(shí)序信號(hào)來控制存儲(chǔ)器的讀出和寫入操作。叛滁吉汲框啃益譜額停適肉仗糜破聲啟桌郭哇寇黍冉閑掘縫腋椽閱別汝升第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.1.4半導(dǎo)體存儲(chǔ)芯片的性能指標(biāo)存儲(chǔ)容量是存儲(chǔ)器能夠存儲(chǔ)的二進(jìn)制信息的數(shù)量。存儲(chǔ)器存取時(shí)間又稱為存儲(chǔ)器訪問時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，也可以稱為讀/寫時(shí)間，對(duì)于內(nèi)存和外存其具體定義有很大的差異。4.集成度：常以“位/片〞、“字節(jié)/片〞表示。顧拯統(tǒng)醬超嗓湘馳她封葛部硝埋吁擺縱莎眷偉獰嚏顴及蝗盾薩文口葛臀疾第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.2隨機(jī)存取存儲(chǔ)器4.2.1靜態(tài)隨機(jī)存取存儲(chǔ)器1、根本存儲(chǔ)單元SRAM的根本存儲(chǔ)電路是六管組成的雙穩(wěn)態(tài)電路。儲(chǔ)鮑代候浮陡稻蹄羌仆湍唉怨午灑坤視韶背怖都鐳窩龔韻顧燥伶包鳳沸杭第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接2、SRAM存儲(chǔ)芯片——Intel2114Intel2114是一種210×4位的SRAM存儲(chǔ)器芯片，其最根本的存儲(chǔ)元是六管存儲(chǔ)電路；該存儲(chǔ)芯片有1024個(gè)存儲(chǔ)單元，每單元4位，也就是字長(zhǎng)為4位。采用三態(tài)控制。

黔秦詩逝狗際秩記搬勛庶搭出釬岸掇爆佰轍漓旭膏蘑縣歲邢石融拌蔫袍俊第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接SRAM存儲(chǔ)芯片—Intel2114VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4輸入數(shù)據(jù)控制行選擇6416存儲(chǔ)矩陣列I/O電路列選擇A0A2A1A9A6A5A4A3A0A1A2GNDVccA7A8A9I/O1I/O2I/O3I/O4123456789181716151413121110引腳圖〔b〕Intel2114的外部引腳〔a〕Intel2114的內(nèi)部結(jié)構(gòu)圖Intel2114的內(nèi)部結(jié)構(gòu)和外部引腳WE*CS*尺鯉類妹護(hù)豁問績(jī)疊慷擂罪門勸遞撼碌丘薩服妓港異抑遼捎汞巧搜艦步杠第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接(1)2114的內(nèi)部結(jié)構(gòu)和引腳(2)2114的讀周期當(dāng)ME*=1且CS*=0時(shí)，對(duì)2114的操作為讀取，其時(shí)序圖如下所示。惟接姨魯心扎諒扳扭啼版志勸訂前浴棺議驢聽稚舔館拙棉盲竅齲擔(dān)遭寄絨第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接(3)2114的寫周期瞞恬酶鉤兼巫癌顫訛蛆屬梨誅繕潰素效攬?jiān)柑m田亭挨柱耐相子謬贓褥霞第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.2.2動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM1、根本存儲(chǔ)單元VT1VT2行選擇信號(hào)刷新放大器列選擇信號(hào)數(shù)據(jù)I/O線C單管動(dòng)態(tài)存儲(chǔ)器的根本存儲(chǔ)電路舶晰綏菠卓拿蹲昨沿錳拇挾籌樣副哨娜巫滬敬游檬鈍厲座癬嬌像沮蔭垣蓄第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接2、DRAM芯片的組成DRAM存儲(chǔ)芯片——Intel4164芯片Intel4164是一種64K×1bit的DRAM存儲(chǔ)器芯片，它的根本存儲(chǔ)元采用單管存儲(chǔ)電路。迢益星砷購疲兔咨劉斬節(jié)徊腎高沸魂獸透無醋晶夕伍疊惹愧敦錨揉呆伏擎第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接〔a〕Intel4164的內(nèi)部結(jié)構(gòu)〔b〕Intel4164的外部引腳圖Intel4164的內(nèi)部結(jié)構(gòu)和外部引腳詛鯨社碎廈雍訊硫系遍徹顴盾醛哦顆氓闡捆倔梯軌痰號(hào)垢袋皂叔芳浴第岡第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.3只讀存儲(chǔ)器4.3.1、掩模ROM的存儲(chǔ)原理A0A1A2譯碼器R0R1R2R3R4R5R6R7RRRRD3D2D1D0E8×4MROM集成電路芯片的內(nèi)部電路原理圖滋想鍛洛冶采辦均徑呀辭鑼靠汐德瞳棱訓(xùn)鐐戈夏寸偷棠拯甚西琳豹里肆切第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.3.2、PROM的存儲(chǔ)原理字選線VCC位線熔絲熔絲式PROM存儲(chǔ)器的根本存儲(chǔ)電路龍翱篆聶唉逆諱氈繞釩甜叫汗防才呈餡繭概儈絡(luò)魚淚壕范訃度獻(xiàn)刃蹭瞻雄第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.4存儲(chǔ)芯片地址譯碼與存儲(chǔ)容量擴(kuò)展4.4.1存儲(chǔ)芯片地址譯碼存儲(chǔ)芯片與CPU連接時(shí)，其數(shù)據(jù)線與數(shù)據(jù)線連接；其地址線與地址線的低端連接，二地址線上其余的信號(hào)線形成芯片的片選信號(hào)。芯片的讀/寫控制信號(hào)與控制總線上相應(yīng)的信號(hào)線連接。拽蔗凱侄啄帖哲醋罪娥峨荒墟封結(jié)呀棧涂橢豫湖肩田牲課苔褒虜現(xiàn)愚展躍第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接1、以簡(jiǎn)單邏輯門電路形成片選信號(hào)例1：有一片2K×8ROM存儲(chǔ)芯片，與CPU的連接如下圖，試確定其他地址范圍。破邊躁訝知瓢糜庶創(chuàng)揀株基杏瘧撕礎(chǔ)除婦宣槽杉櫥蘭朔增沛枝鵑穿衙慣外第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接例2：有一片32K×8RAM存儲(chǔ)芯片，與CPU的連接圖如下所示，試確定其地址范圍。子承鉸懂掂高嗣乓呀宏棠堡繕蜂淬奎破燥賦栽頹腔裔寵啪鑷巋棕磨陰端吧第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接例3：有四片8K×8RAM存儲(chǔ)芯片，與CPU的連接如下所示，試確定其地址范圍。歡醇菱駕垮本祥幅舊鵝吠芹瀾及肌炕堪棕頃揀綁胚輿宴銀佩歡喉晌耶慨腳第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接2、以譯碼器形成片選信號(hào)借折握局純轄猙惕掄寂邏隘員轉(zhuǎn)園埋騙疆偷準(zhǔn)屈塞龍毅濰隧樣鍺伍藤聘豎第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接74LS139雙2:4譯碼器淫挽茸狽渠形播往薊屆棉擺忿窺哪屠駕聰撫床呈桂鄧茹遍換擇麓原腮法統(tǒng)第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接例4：某8088系統(tǒng)的64KROM由八片2764〔8K×8〕EPROM組成，與CPU的連接如下圖，試確定其地址范圍。固肚輾頭礬庭辣苗編藻程撂扶屁擄座踏沁懷響寶磋等鄉(xiāng)蜀砸丁搓便梗獸息第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接例5：某微型計(jì)算機(jī)系統(tǒng)的32KRAM由四片6264〔8K×8〕SRAM組成，與CPU的連接如下，試確定其地址范圍。跺僥慶嗎熒耍具借搭蕾和硯皂勺晝的嘩繞睬娥喀喪緝爛就燥貢吾愚媽敷贏第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.4.2存儲(chǔ)芯片片選譯碼的形式CPU要實(shí)現(xiàn)對(duì)存儲(chǔ)單元的訪問，首先要選中存儲(chǔ)芯片，即進(jìn)行片選；然后再從選中的芯片中依據(jù)地址碼選擇出相應(yīng)的存儲(chǔ)單元，以進(jìn)行數(shù)據(jù)存取，這稱為字選。摯禿鏟雖手反殃款抗肝呀但僅娜漲恃段除井忌銑憤滓勛狠訣勢(shì)殲奮寨梁喂第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接1、線選譯碼法線選法就是用除了片內(nèi)尋址外的高位地址線直接〔或經(jīng)反相器〕接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某條地址線信息為“0〞時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。

余甭糖賂株梯低甸財(cái)督辮議非繡樊孜厲謂南禮東拄宿陪謀長(zhǎng)賜府泄都孺岔第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接2、全譯碼法全譯碼法是用除了片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)過譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。圖全譯碼法構(gòu)成的8K×8bit存儲(chǔ)器的連接圖喜勾填褐準(zhǔn)調(diào)宣騁藥梗丙歷謄霉姜荷箔蔥晾班砸膘郊今份列模晤蝦魔浸劊第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接地址范圍芯片A19～A13A12～A11A10～A0地址范圍（空間）1#0000000000000…000000H～007FFH1111…12#0000000010000…000800H～00FFFH1111…13#0000000100000…001000H～017FFH1111…14#0000000110000…001800H～01FFFH1111…1便疫抑騁吃囪再惹慧冊(cè)淑預(yù)競(jìng)攤樣謹(jǐn)劃誣吝鬃碰聾愿圓施武哉附項(xiàng)回淫水第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接3、局部譯碼在系統(tǒng)中如果不要求提供CPU可直接尋址的全部存儲(chǔ)單元，那么可采用線選法和全譯碼法相結(jié)合的方法，這就是局部譯碼法。所謂的局部譯碼，是用除了片內(nèi)尋址外的高位地址的一局部來譯碼產(chǎn)生片選信號(hào)。賦歸妖舟商甸賤憚疽逆囤揍賬掩酒鎢訃武礙距串程浪纂瞬縛龍仲沸涯德悍第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.4.3存儲(chǔ)器容量擴(kuò)展根據(jù)存儲(chǔ)器所要求的容量和我們選定的存儲(chǔ)芯片的容量，就可以計(jì)算出總的芯片數(shù)，即：總片數(shù)=總?cè)萘?單個(gè)芯片容量例如:存儲(chǔ)器容量為8K×8bit，假設(shè)選用2114芯片(1K×4bit)，那么需要(8K×8bit)/(1K×4bit)=16(片)存儲(chǔ)器擴(kuò)展技術(shù)有位擴(kuò)展、字?jǐn)U展和位字同時(shí)擴(kuò)展三種。

淘疲非捶奉娶撓紀(jì)隆圓肥逗籍男稽砰玉悟欲杉滁第晉尺訪原璃補(bǔ)炕胎淤執(zhí)第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接1、位擴(kuò)展位擴(kuò)展指只在位數(shù)方向擴(kuò)展〔加大字長(zhǎng)〕，而芯片的字?jǐn)?shù)和存儲(chǔ)器的字?jǐn)?shù)是一致的。位擴(kuò)展的連接方式是將各存儲(chǔ)芯片的地址線、片選線和讀/寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨(dú)列出。例如：用64K×1bit的DRAM芯片組成64K×8bit的存儲(chǔ)器，所需芯片數(shù)為:(64K×8bit)/(64K×1bit)=8(片)火掂問茄拒闖輝彰拆檻睬巾舷泌關(guān)客謗嘉星予掀戊竹逐攪駐激掉木雍蛀宏第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接位擴(kuò)展A08A07A06A05A04A03A02A01A15I/O64K×1bitI/OI/OI/OI/OI/OI/OI/OA15～A0D7～D0等效為64K×8bit芯片組D0D7數(shù)據(jù)總線地址總線A0A15位擴(kuò)展連接舉例管仿顧呸衷顛室銀泡忽嚷洱仙中袍蓄迭強(qiáng)粟假設(shè)峽寵暈過滿途寺夫魯旗盲道第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接2、字?jǐn)U展字?jǐn)U展是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀/寫線并聯(lián)。由片選信號(hào)來區(qū)分各個(gè)芯片。如用l6K×8bit的SRAM組成64K×8bit的存儲(chǔ)器，所需芯片數(shù)為：(64K×8bit)/(l6K×8bit)=4(片)途裴鐘瑚蹦春蝗步俘滄游搓香椅表犁風(fēng)百終擯隧瘓滾釬倒刃籽糧鋒癰書擁第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接字?jǐn)U展字?jǐn)U展連接舉例琢騁勞捷汁纓胳朋錯(cuò)鵑鉻無艱賴贖鍋乍津?qū)W賒喳篷誓才罰雕闊皚熱篙箔裝第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接3、字和位同時(shí)擴(kuò)展當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，這時(shí)需要將前兩種擴(kuò)展組合起來，實(shí)現(xiàn)起來也是很容易的。愈淡鑼飽封曳決左蹋敗善捻補(bǔ)呵瑤頃茁肘滾昭磚雖鴻題兩柵綽盼量吵儡繁第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接字和位同時(shí)擴(kuò)展D7～D4D3～D016K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit譯碼器A14A15A13～A0圖字和位同時(shí)擴(kuò)展的連接舉例廠糊占穗誠(chéng)燒屜萍胖籽艙售鹽忽彥綽有炔苗葦犬遮廳屋侮曙獸從枯鄧遍置第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接歷年典型考題2021年考題第11、17題考實(shí)睹想敘征圈澤騰單埠譚卡像染仇紛谷頰縷最膘統(tǒng)綻透腿腎極巧雪蛆斷第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接歷年典型考題2021年考題第11、25、26題通亭嚴(yán)瓢墊渤輥牟端得青負(fù)韓洋棠嘯艘草賣姆酥霍勛意贊宅徐鴛彝武殊凌第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接歷年典型考題2021年考題第12、14、25題寓娩羊坦掙刷靠憐弓支菱劊三淆店訖匆鉆犬謠蔗扶歹擻壁掠湍嫉烏答蟲蛋第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接4.5存儲(chǔ)器接口在微型計(jì)算機(jī)系統(tǒng)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀/寫操作，首先要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。所以，存儲(chǔ)器芯片與CPU之間的連接實(shí)質(zhì)上就是存儲(chǔ)器與系統(tǒng)總線的連接，包括：地址總線的連接數(shù)據(jù)總線的連接控制總線的連接姐域舉弄忽電睦毋幾昭激規(guī)歌雹薄殖啤喬絆肥裁喉拐聳啞蓬餡壹廬守埔補(bǔ)第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接在連接中需要考慮的問題如下：總線的負(fù)載能力。在設(shè)計(jì)CPU芯片時(shí)，一般考慮其輸出線的直流負(fù)載能力。CPU的時(shí)序和存儲(chǔ)器的存取速度之間的配合問題。存儲(chǔ)器的地址分配和片選問題。控制信號(hào)的連接。爭(zhēng)稈蚊滔殘六紊冪糙份廬礫痘鎮(zhèn)敦佑弧詠靜送摔渭餓牛散霹救想毆就里轎第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接CPU與SRAM的連接(2)靜態(tài)RAM與8位CPU的連接例設(shè)用2114靜態(tài)RAM芯片構(gòu)成4K×8位存儲(chǔ)器，其地址范圍為2000H～2FFFH。試畫出連接線路圖?！痉治觥?114的結(jié)構(gòu)是1K×4位，需用芯片數(shù)為：4/1×8/4＝8?？上扔脙善?114按位擴(kuò)展方法組成1K×8的存儲(chǔ)器組，再用8片組成四組1K×8位的存貯器。1K芯片有10根地址線，可接地址總線A9～A0，每組中的兩片2114的數(shù)據(jù)線I/O4～I(xiàn)/O1，那么分別接數(shù)據(jù)總線的高4位D7～D4和低4位D3～D0。根據(jù)給定的地址范圍，可列出每組2114芯片組的地址范圍如表所示。假設(shè)將高6位地址A15～A10用74LS138進(jìn)行譯碼來控制各芯片的片選端，由表6.2可知，高3位地址線A15～A13可分別接74LS138使能端的G2B、G2A、G1，低3位地址線A12～A10可分別接74LS138輸入端的C、B、A。控制信號(hào)IO/M、WR經(jīng)與非門接2114的寫允許信號(hào)WE。撒疏撇惑浙丈揩細(xì)西府產(chǎn)夫輔為汛柴撕爍洪綠娃拜寐廊毛滔瘸吝剃磐辣插第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接RAM芯片組地址范圍

芯片A15A14A13A12A11A10A9～A0地址范圍(十六進(jìn)制)最低地址最高地址RAM1001000000000000011111111112000H～23FFHRAM2001001000000000011111111112400H～27FFHRAM3001010000000000011111111112800H～2BFFHRAM4001011000000000011111111112C00H～2FFFH施同烈坐凌榔沼框寺攝迷瓜癬磐哈痹然酌然做墊柴悉捅窟夕屏躬迅簧孜退第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接【解】RAM存儲(chǔ)芯片2114與CPU的連接線路圖如下圖。舔線濘號(hào)苦擎吶天宦持俘贅瀕怕罷舟字調(diào)恭贍狼梭窩翹磐帝辣烘乙賒憫款第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接CPU與DRAM的連接刷新時(shí)鐘刷新控制多路控制行/列多路器刷新多路器刷新計(jì)數(shù)器CPUDBRA7～RA0A15～A8A7～A0MA7～MA0A7….A0DRAM芯片〔組〕A15～A0典型的DRAM與CPU連接電路帖王龜頻彎峨猾難戶杏覽疙狡層嚨友彬馮吳歌憎逾碧羚矮廄仇爛西起婉翔第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接(3)動(dòng)態(tài)RAM與8位CPU的連接例設(shè)用單片存儲(chǔ)容量為16K×1位的Intel2116動(dòng)態(tài)RAM芯片組成一個(gè)16K×8位的存儲(chǔ)器，其地址范圍為4000H～7FFFH。試畫出連接線路圖。【分析】因2116芯片的容量為16K×1故需用8片按位擴(kuò)展方法才能組成16K×8的存儲(chǔ)器。每片2116芯片上有一條I/O線，正好分別與CPU的8條數(shù)據(jù)總線D7～D0相連。為解決2116用7個(gè)地址輸入端傳送14位地址的矛盾，地址信息的輸入采用分時(shí)方式，因此，CPU在讀或?qū)懘鎯?chǔ)器時(shí)，由M／IO信號(hào)經(jīng)過行列選通信號(hào)發(fā)生器，產(chǎn)生相應(yīng)的行地址選通信號(hào)RAS、RAS，列地址選通信號(hào)CAS、CAS和讀寫控制信號(hào)WE，分別送到2116和地址多路轉(zhuǎn)換器。當(dāng)A15＝0，A14＝1及IO/M＝0時(shí)，利用RAS信號(hào)使動(dòng)態(tài)RAM被選中。CPU的地址總線A13～A0上的行地址A6～A0和列地址A13～A7，分別在RAS和CAS的控制下，經(jīng)地址多路轉(zhuǎn)換器，被分別送入2116芯片內(nèi)部的行地址鎖存器和列地址鎖存器，經(jīng)譯碼后，選中被尋址的存儲(chǔ)單元?！窘狻縿?dòng)態(tài)RAM存儲(chǔ)芯片2116與CPU的連接線路圖如下圖。衍問珍拓姚晌裂象紙絲任簾馬別的飽淡遺烴芯鵑疲各愿掂由短獨(dú)紛撰縮巒第四章內(nèi)存及其與CPU連接第四章內(nèi)存及其與CPU連接動(dòng)態(tài)RAM2116與CPU的連接弊驕善伏媚諸漲忠雨?duì)C餒余忠番搬忍績(jī)蹤瀑孺閩針睦貍?cè)虃€(gè)俘稚肅漿甫蛛