模擬電子技術(shù)

模擬電子技術(shù)模擬電子技術(shù)共射極放大電路電路組成

簡化電路及習(xí)慣畫法

簡單工作原理

放大電路的靜態(tài)和動態(tài)

直流通路和交流通路書中有關(guān)符號的約定3.2共射極放大電路1.電路組成輸入回路（基極回路）輸出回路（集電極回路）2.簡化電路及習(xí)慣畫法習(xí)慣畫法共射極基本放大電路3.簡單工作原理Vi=0Vi=Vsint4.

放大電路的靜態(tài)和動態(tài)

靜態(tài)：輸入信號為零（vi=0或ii=0）時(shí)，放大電路的工作狀態(tài)，也稱直流工作狀態(tài)。

動態(tài)：輸入信號不為零時(shí)，放大電路的工作狀態(tài)，也稱交流工作狀態(tài)。電路處于靜態(tài)時(shí)，三極管個(gè)電極的電壓、電流在特性曲線上確定為一點(diǎn)，稱為靜態(tài)工作點(diǎn)，常稱為Q點(diǎn)。一般用IB、IC、和VCE

（或IBQ、ICQ、和VCEQ

）表示。#

放大電路為什么要建立正確的靜態(tài)？5.直流通路和交流通路交流通路直流通路耦合電容：通交流、隔直流直流電源：內(nèi)阻為零直流電源和耦合電容對交流相當(dāng)于短路共射極放大電路（思考題）(a)(b)(c)(d)(f)(e)思考題1.下列a~f電路哪些具有放大作用？3.3圖解分析法用近似估算法求靜態(tài)工作點(diǎn)用圖解分析法確定靜態(tài)工作點(diǎn)

交流通路及交流負(fù)載線輸入交流信號時(shí)的圖解分析

BJT的三個(gè)工作區(qū)輸出功率和功率三角形

3.3.1

靜態(tài)工作情況分析

3.3.2

動態(tài)工作情況分析共射極放大電路

3.3.1

靜態(tài)工作情況分析1.用近似估算法求靜態(tài)工作點(diǎn)根據(jù)直流通路可知：采用該方法，必須已知三極管的值。一般硅管VBE=0.7V，鍺管VBE=0.2V。直流通路+-采用該方法分析靜態(tài)工作點(diǎn)，必須已知三極管的輸入輸出特性曲線。共射極放大電路2.用圖解分析法確定靜態(tài)工作點(diǎn)首先，畫出直流通路直流通路IBVBE+-ICVCE+-

3.3.1

靜態(tài)工作情況分析直流通路IBVBE+-ICVCE+-列輸入回路方程：

VBE=VCC－IBRb列輸出回路方程（直流負(fù)載線）：

VCE=VCC－ICRc在輸入特性曲線上，作出直線VBE=VCC－IBRb，兩線的交點(diǎn)即是Q點(diǎn)，得到IBQ。在輸出特性曲線上，作出直流負(fù)載線VCE=VCC－ICRc，與IBQ曲線的交點(diǎn)即為Q點(diǎn)，從而得到VCEQ

和ICQ。

3.3.2

動態(tài)工作情況分析由交流通路得純交流負(fù)載線：

共射極放大電路交流通路icvce+-vce=-ic(Rc

//RL)因?yàn)榻涣髫?fù)載線必過Q點(diǎn)，即vce=

vCE-VCEQ

ic=

iC-ICQ

同時(shí)，令RL=Rc//RL1.交流通路及交流負(fù)載線則交流負(fù)載線為vCE-VCEQ=-(iC

-

ICQ)RL

即iC

=(-1/RL)vCE+(1/RL)VCEQ+

ICQ過輸出特性曲線上的Q點(diǎn)做一條斜率為-1/RL直線，該直線即為交流負(fù)載線。R'L=

RL∥Rc，是交流負(fù)載電阻。

交流負(fù)載線是有交流輸入信號時(shí)Q點(diǎn)的運(yùn)動軌跡。

2.輸入交流信號時(shí)的圖解分析

3.3.2

動態(tài)工作情況分析共射極放大電路通過圖解分析，可得如下結(jié)論：

1.vi

vBE

iB

iC

vCE|-vo|

2.vo與vi相位相反；

3.可以測量出放大電路的電壓放大倍數(shù)；

4.可以確定最大不失真輸出幅度。#

動態(tài)工作時(shí)，

iB、

iC的實(shí)際電流方向是否改變，vCE的實(shí)際電壓極性是否改變？

3.3.2

動態(tài)工作情況分析3.BJT的三個(gè)工作區(qū)當(dāng)工作點(diǎn)進(jìn)入飽和區(qū)或截止區(qū)時(shí)，將產(chǎn)生非線性失真。飽和區(qū)特點(diǎn)：

iC不再隨iB的增加而線性增加，即此時(shí)截止區(qū)特點(diǎn)：iB=0，iC=ICEOvCE=VCES，典型值為0.3V①波形的失真飽和失真截止失真

由于放大電路的工作點(diǎn)達(dá)到了三極管的飽和區(qū)而引起的非線性失真。對于NPN管，輸出電壓表現(xiàn)為底部失真。

由于放大電路的工作點(diǎn)達(dá)到了三極管的截止區(qū)而引起的非線性失真。對于NPN管，輸出電壓表現(xiàn)為頂部失真。注意：對于PNP管，由于是負(fù)電源供電，失真的表現(xiàn)形式，與NPN管正好相反。

3.3.2

動態(tài)工作情況分析3.BJT的三個(gè)工作區(qū)#

放大區(qū)是否為絕對線性區(qū)？②放大電路的動態(tài)范圍放大電路要想獲得大的不失真輸出幅度，要求：

工作點(diǎn)Q要設(shè)置在輸出特性曲線放大區(qū)的中間部位；

3.3.2

動態(tài)工作情況分析3.BJT的三個(gè)工作區(qū)要有合適的交流負(fù)載線。

4.輸出功率和功率三角形

要想PO大，就要使功率三角形的面積大，即必須使Vom

和Iom

都要大。功率三角形放大電路向電阻性負(fù)載提供的輸出功率在輸出特性曲線上，正好是三角形ABQ的面積，這一三角形稱為功率三角形。

3.3.2

動態(tài)工作情況分析（思考題）共射極放大電路放大電路如圖所示。已知BJT的?=80，Rb=300k，Rc=2k，VCC=+12V，求：（1）放大電路的Q點(diǎn)。此時(shí)BJT工作在哪個(gè)區(qū)域？（2）當(dāng)Rb=100k時(shí)，放大電路的Q點(diǎn)。此時(shí)BJT工作在哪個(gè)區(qū)域？（忽略BJT的飽和壓降）解：（1）（2）當(dāng)Rb=100k時(shí)，靜態(tài)工作點(diǎn)為Q（40uA，3.2mA，5.6V），BJT工作在放大區(qū)。其最小值也只能為0，即IC的最大電流為：所以BJT工作在飽和區(qū)。VCE不可能為負(fù)值，此時(shí)，Q（120uA，6mA，0V），

例題3.3

思考題1.試分析下列問題：共射極放大電路（1）增大Rc時(shí)，負(fù)載線將如何變化？Q點(diǎn)怎樣變化？（2）增大Rb時(shí)，負(fù)載線將如何變化？Q點(diǎn)怎樣變化？（3）減小VCC時(shí)，負(fù)載線將如何變化？Q點(diǎn)怎樣變化？（4）減小RL時(shí)，負(fù)載線將如何變化？Q點(diǎn)怎樣變化？共射極放大電路3.3

？思考題2.放大電路如圖所示。當(dāng)測得BJT的VCE

接近VCC=的值時(shí)，問管子處于什么工作狀態(tài)？可能的故障原因有哪些？截止?fàn)顟B(tài)答：故障原因可能有：?Rb支路可能開路，IB=0，IC=0，VCE=VCC-IC

Rc=VCC

。?C1可能短路，

VBE=0，IB=0，IC=0，VCE=VCC-IC

Rc=VCC

。3.4小信號模型分析法3.4.1BJT的小信號建模3.4.2共射極放大電路的小信號模型分析

H參數(shù)的引出

H參數(shù)小信號模型模型的簡化H參數(shù)的確定（意義、思路）利用直流通路求Q點(diǎn)畫小信號等效電路求放大電路動態(tài)指標(biāo)2.畫出小信號等效電路RbviRbRbviRc共射極放大電路icvce+-交流通路RbviRcRLH參數(shù)小信號等效電路3.求電壓增益根據(jù)RbviRcRL則電壓增益為（可作為公式）4.求輸入電阻RbRcRLRi5.求輸出電阻RbRcRLRo令Ro=Rc

所以

1.電路如圖所示。試畫出其小信號等效模型電路。

解：例題例題

解：（1）（2）2.放大電路如圖所示。試求：（1）Q點(diǎn)；（2）、、。已知=50。3.5放大電路的工作點(diǎn)穩(wěn)定問題溫度變化對ICBO的影響溫度變化對輸入特性曲線的影響溫度變化對的影響穩(wěn)定工作點(diǎn)原理放大電路指標(biāo)分析固定偏流電路與射極偏置電路的比較3.5.1溫度對工作點(diǎn)的影響3.5.2射極偏置電路3.5.1溫度對工作點(diǎn)的影響1.溫度變化對ICBO的影響2.溫度變化對輸入特性曲線的影響溫度T

輸出特性曲線上移溫度T

輸入特性曲線左移3.溫度變化對的影響溫度每升高1°C，

要增加0.5%1.0%溫度T

輸出特性曲線族間距增大總之：

ICBO

ICEOT

VBE

IB

IC

3.5.2射極偏置電路1.穩(wěn)定工作點(diǎn)原理目標(biāo)：溫度變化時(shí)，使IC維持恒定。如果溫度變化時(shí)，b點(diǎn)電位能基本不變，則可實(shí)現(xiàn)靜態(tài)工作點(diǎn)的穩(wěn)定。T穩(wěn)定原理：

ICIEIC

VE、VB不變

VBE

IB（反饋控制）b點(diǎn)電位基本不變的條件：I1>>IB，此時(shí)，不隨溫度變化而變化。VB>>VBE且Re可取大些，反饋控制作用更強(qiáng)。一般取

I1=(5~10)IB，VB=3V~5V

2.放大電路指標(biāo)分析①靜態(tài)工作點(diǎn)2.放大電路指標(biāo)分析②電壓增益輸出回路：輸入回路：電壓增益：<A>畫小信號等效電路<B>確定模型參數(shù)已知，求rbe<C>增益2.放大電路指標(biāo)分析③輸入電阻根據(jù)定義由電路列出方程則輸入電阻放大電路的輸入電阻不包含信號源的內(nèi)阻2.放大電路指標(biāo)分析④輸出電阻輸出電阻求輸出電阻的等效電路網(wǎng)絡(luò)內(nèi)獨(dú)立源置零負(fù)載開路輸出端口加測試電壓對回路1和2列KVL方程rce對分析過程影響很大，此處不能忽略其中則當(dāng)時(shí)，一般（）3.固定偏流電路與射極偏置電路的比較

共射極放大電路靜態(tài)：3.固定偏流電路與射極偏置電路的比較固定偏流共射極放大電路電壓增益：RbviRcRL固定偏流共射極放大電路輸入電阻：輸出電阻：Ro=Rc

#

射極偏置電路做如何改進(jìn)，既可以使其具有溫度穩(wěn)定性，又可以使其具有與固定偏流電路相同的動態(tài)指標(biāo)？3.6共集電極電路和共基極電路電路分析復(fù)合管

靜態(tài)工作點(diǎn)動態(tài)指標(biāo)

三種組態(tài)的比較3.6.1共集電極電路3.6.2共基極電路3.6.1共集電極電路1.電路分析共集電極電路結(jié)構(gòu)如圖示該電路也稱為射極輸出器①求靜態(tài)工作點(diǎn)由得②電壓增益輸出回路：輸入回路：電壓增益：<A>畫小信號等效電路<B>確定模型參數(shù)已知，求rbe<C>增益1.電路分析其中一般，則電壓增益接近于1，即電壓跟隨器③輸入電阻根據(jù)定義由電路列出方程則輸入電阻當(dāng)，時(shí)，1.電路分析輸入電阻大④輸出電阻由電路列出方程其中則輸出電阻當(dāng)，時(shí)，輸出電阻小共集電極電路特點(diǎn)：◆電壓增益小于1但接近于1，◆輸入電阻大，對電壓信號源衰減小◆輸出電阻小，帶負(fù)載能力強(qiáng)#

既然共集電極電路的電壓增益小于1（接近于1），那么它對電壓放大沒有任何作用。這種說法是否正確？2.復(fù)合管作用：提高電流放大系數(shù)，增大電阻rbe復(fù)合管也稱為達(dá)林頓管3.6.2共基極電路1.靜態(tài)工作點(diǎn)直流通路與射極偏置電路相同2.動態(tài)指標(biāo)①電壓增益輸出回路：輸入回路：電壓增益：#

共基極電路的輸入電阻很小，最適合用來放大何種信號源的信號？2.動態(tài)指標(biāo)②輸入電阻③輸出電阻3.三種組態(tài)的比較電壓增益：輸入電阻：輸出電阻：數(shù)字電子技術(shù)數(shù)字電子技術(shù)第一章數(shù)字電路的基礎(chǔ)知識§1.1數(shù)字電路的基礎(chǔ)知識§1.2邏輯代數(shù)及運(yùn)算規(guī)則§1.3邏輯函數(shù)的表示法§1.4邏輯函數(shù)的化簡1.1.1數(shù)字信號和模擬信號電子電路中的信號模擬信號數(shù)字信號隨時(shí)間連續(xù)變化的信號時(shí)間和幅度都是離散的§1.1數(shù)字電路的基礎(chǔ)知識

模擬信號：tu正弦波信號t鋸齒波信號u研究模擬信號時(shí)，我們注重電路輸入、輸出信號間的大小、相位關(guān)系。相應(yīng)的電子電路就是模擬電路，包括交直流放大器、濾波器、信號發(fā)生器等。在模擬電路中，晶體管一般工作在放大狀態(tài)。數(shù)字信號：數(shù)字信號產(chǎn)品數(shù)量的統(tǒng)計(jì)。數(shù)字表盤的讀數(shù)。數(shù)字電路信號：tu研究數(shù)字電路時(shí)注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的分析工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式或波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)下，即工作在飽和狀態(tài)或截止?fàn)顟B(tài)。1.1.2數(shù)制（1）十進(jìn)制：以十為基數(shù)的記數(shù)體制表示數(shù)的十個(gè)數(shù)碼：1,2,3,4,5,6,7,8,9,0遵循逢十進(jìn)一的規(guī)律157=一個(gè)十進(jìn)制數(shù)數(shù)N可以表示成：若在數(shù)字電路中采用十進(jìn)制，必須要有十個(gè)電路狀態(tài)與十個(gè)記數(shù)碼相對應(yīng)。這樣將在技術(shù)上帶來許多困難，而且很不經(jīng)濟(jì)。（2）二進(jìn)制：以二為基數(shù)的記數(shù)體制表示數(shù)的兩個(gè)數(shù)碼：0,1遵循逢二進(jìn)一的規(guī)律（1001)B==(9)D優(yōu)缺點(diǎn)用電路的兩個(gè)狀態(tài)---開關(guān)來表示二進(jìn)制數(shù)，數(shù)碼的存儲和傳輸簡單、可靠。位數(shù)較多，使用不便；不合人們的習(xí)慣，輸入時(shí)將十進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時(shí)再轉(zhuǎn)換成十進(jìn)制數(shù)。（3）十六進(jìn)制和八進(jìn)制：十六進(jìn)制記數(shù)碼：1,2,3,4,5,6,7,8,9,A(10),B(11),C(12),D(13),E(14),F(15)(4E6)H=4162+14161+6160=(1254)D十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：(0101

1001)B=[027+126+025+124+123+022+021+120]B=[(023+122+021+120)161+(123+022+021+120)160]B=(59)H每四位2進(jìn)制數(shù)對應(yīng)一位16進(jìn)制數(shù)十六進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：(10011100101101001000)B=從末位開始

四位一組(1001

11001011

0100

1000)B=()H84BC9=(9CB48)H八進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：(10011100101101001000)B=從末位開始三位一組(10011

100101

101001

000)B=()O01554=(2345510)O32十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換，可以用二除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第0位，然后依次用二除所得的商，余數(shù)依次是K1、K2、……。轉(zhuǎn)換方法（4）十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換：225余1K0122余0K162余0K232余1K312余1K40轉(zhuǎn)換過程：(25)D=(11001)B用四位二進(jìn)制數(shù)表示0~9十個(gè)數(shù)碼，即為BCD碼。四位二進(jìn)制數(shù)最多可以有16種不同組合，不同的組合便形成了一種編碼。主要有：8421碼、5421碼、2421碼、余3碼等。數(shù)字電路中編碼的方式很多，常用的主要是二—十進(jìn)制碼（BCD碼）。BCD------Binary-Coded-Decimal1.1.3BCD碼在BCD碼中，十進(jìn)制數(shù)(N)D

與二進(jìn)制編碼(K3K2K1K0)B的關(guān)系可以表示為：(N)D=W3K3+W2K2+W1K1+W0K0W3~W0為二進(jìn)制各位的權(quán)重所謂的8421碼，就是指各位的權(quán)重是8,4,2,1。000000010010001101100111100010011010101111011110111101011100010001236789101113141551240123578964012356789403456782910123678549二進(jìn)制數(shù)自然碼8421碼2421碼5421碼余三碼1.2.1邏輯代數(shù)與基本邏輯關(guān)系在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個(gè)值（二值變量），即0和1，中間值沒有意義，這里的0和1只表示兩個(gè)對立的邏輯狀態(tài)，如電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等?！?.2邏輯代數(shù)及運(yùn)算規(guī)則（1）“與”邏輯A、B、C條件都具備時(shí)，事件F才發(fā)生。EFABC&ABCF邏輯符號基本邏輯關(guān)系：F=A?B?C邏輯式邏輯乘法邏輯與AFBC00001000010011000010101001101111真值表（2）“或”邏輯A、B、C只有一個(gè)條件具備時(shí)，事件F就發(fā)生。1ABCF邏輯符號AEFBCF=A+B+C邏輯式邏輯加法邏輯或AFBC00001001010111010011101101111111真值表（3）“非”邏輯A條件具備時(shí)，事件F不發(fā)生；A不具備時(shí)，事件F發(fā)生。邏輯符號AEFRAF邏輯式邏輯非邏輯反真值表AF0110（4）幾種常用的邏輯關(guān)系邏輯“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF或非：條件A、B、C任一具備，則F不發(fā)生。1ABCF異或：條件A、B有一個(gè)具備，另一個(gè)不具備則F發(fā)生。=1ABCF（5）幾種基本的邏輯運(yùn)算從三種基本的邏輯關(guān)系出發(fā)，我們可以得到以下邏輯運(yùn)算結(jié)果：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=11.2.2邏輯代數(shù)的基本定律一、基本運(yùn)算規(guī)則A+0=AA+1=1A·0=0·A=0A·1=A二、基本代數(shù)規(guī)律交換律結(jié)合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!三、吸收規(guī)則1.原變量的吸收：A+AB=A證明：A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則可以對邏輯式進(jìn)行化簡。例如：被吸收2.反變量的吸收：證明：例如：DCBCADCBCAA++=++被吸收3.混合變量的吸收：證明：例如：1吸收吸收4.反演定理：可以用列真值表的方法證明：1.3.1真值表：將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出。設(shè)A、B、C為輸入變量，F(xiàn)為輸出變量。

§1.3邏輯函數(shù)的表示法

1.3.2邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，又稱為邏輯函數(shù)式，通常采用“與或”的形式。比如：若表達(dá)式的乘積項(xiàng)中包含了所有輸入變量的原變量或反變量，則這一項(xiàng)稱為最小項(xiàng)，上式中每一項(xiàng)都是最小項(xiàng)。若兩個(gè)最小項(xiàng)中只有一個(gè)變量以原、反狀態(tài)相區(qū)別，則稱它們?yōu)檫壿嬒噜?。邏輯相鄰邏輯相鄰的?xiàng)可以合并，消去一個(gè)因子1.3.3卡諾圖：將n個(gè)輸入變量的全部最小項(xiàng)用小方塊陣列圖表示，并且將邏輯相臨的最小項(xiàng)放在相臨的幾何位置上，所得到的陣列圖就是n變量的卡諾圖?？ㄖZ圖的每一個(gè)方塊（最小項(xiàng)）代表一種輸入組合，并且把對應(yīng)的輸入組合注明在陣列圖的上方和左方。AB0101ABC0001111001兩變量卡諾圖三變量卡諾圖ABCD0001111000011110四變量卡諾圖單元編號0010，對應(yīng)于最小項(xiàng)：ABCD=0100時(shí)函數(shù)取值函數(shù)取0、1均可，稱為無所謂狀態(tài)（或任意狀態(tài)）。只有一項(xiàng)不同有時(shí)為了方便，用二進(jìn)制對應(yīng)的十進(jìn)制表示單元編號。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7單元取1，其它取0ABCD00011110000111101.3.4邏輯圖：把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來。&AB&CD1FF=AB+CD1.4.1利用邏輯代數(shù)的基本公式：例：反變量吸收提出AB=1提出A

§

1.4邏輯函數(shù)的化簡例：反演配項(xiàng)被吸收被吸收AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！1.4.2利用卡諾圖化簡：ABC0001111001ABC0001111001AB?ABC0001111001ABBCF=AB+BC化簡過程：利用卡諾圖化簡的規(guī)則：（1）相臨單元的個(gè)數(shù)是2N個(gè)，并組成矩形時(shí)，可以合并。ABCD0001111000011110ADABCD0001111000011110不是矩形（2）先找面積盡量大的組合進(jìn)行化簡，可以減少更多的因子。（3）各最小項(xiàng)可以重復(fù)使用。（4）注意利用無所謂狀態(tài)，可以使結(jié)果大大簡化。（5）所有的1都被圈過后，化簡結(jié)束。（6）化簡后的邏輯式是各化簡項(xiàng)的邏輯和。例：化簡F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A例：化簡ABCD0001111000011110ABD例：已知真值表如圖，用卡諾圖化簡。101狀態(tài)未給出，即是無所謂狀態(tài)。ABC0001111001化簡時(shí)可以將無所謂狀態(tài)當(dāng)作1或0，目的是得到最簡結(jié)果。認(rèn)為是1AF=A第二章門電路§2.1概述§2.2分離元件門電路

§2.3TTL集成門電路§2.4其它類型的TTL門電路§2.5MOS門電路105門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與我們所講過的基本邏輯關(guān)系相對應(yīng)，門電路主要有：與門、或門、與非門、或非門、異或門等。在數(shù)字電路中，一般用高電平代表1、低點(diǎn)平代表0，即所謂的正邏輯系統(tǒng)。§2.1概述10ViVoKVccR只要能判斷高低電平即可K開------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替R1R2AF+VccuAtuFt+Vcc0.3V三極管的開關(guān)特性：二極管與門FD1D2AB+12V設(shè)二極管的飽和壓降為0.3伏。§2.2分立元件門電路

二極管或門FD1D2AB-12VR1DR2AF+12V+3V三極管非門嵌位二極管（三極管的飽和壓降假設(shè)為0.3付）R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非門1.體積大、工作不可靠。2.需要不同電源。3.各種門的輸入、輸出電平不匹配。分立元件門電路的缺點(diǎn)2.3.1TTL與非門的基本原理與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路等?！?.3TTL集成門電路TTL與非門的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1.任一輸入為低電平（0.3V）時(shí)“0”1V不足以讓T2、T5導(dǎo)通三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC+5VFR4R2R13kR5T3T4T1b1c1ABC1.任一輸入為低電平（0.3V）時(shí)“0”1Vuouo=5-uR2-ube3-ube43.4V高電平！2.輸入全為高電平（3.4V）時(shí)“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2.輸入全為高電平（3.4V）時(shí)+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V一、電壓傳輸特性2.3.2TTL與非門的特性和技術(shù)參數(shù)測試電路&+5Vuiu0u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平1.輸出高電平UOH、輸出低電平UOL

UOH2.4V

UOL

0.4V便認(rèn)為合格。

典型值UOH=3.4VUOL

0.3V。2.閾值電壓UTui<UT時(shí)，認(rèn)為ui是低電平。ui>UT時(shí)，認(rèn)為ui是高電平。UT=1.4V二、輸入、輸出負(fù)載特性&&？1.前后級之間電流的聯(lián)系R1T1+5V前級輸出為高電平時(shí)前級后級反偏前級流出電流IOH（拉電流）+5VR4R2R5T3T4前級輸出為低電平時(shí)R1T1+5V前級后級流入前級的電流IOL

約1.4mA(灌電流)+5VR2R13kT2R3T1T5b1c1灌電流的計(jì)算飽和關(guān)于電流的技術(shù)參數(shù)2.扇出系數(shù)與門電路輸出驅(qū)動同類門的個(gè)數(shù)+5VR4R2R5T3T4T1前級T1T1IiH1IiH3IiH2IOH前級輸出為高電平時(shí)例如：+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級輸出為低電平時(shí)輸出低電平時(shí)，流入前級的電流（灌電流）：輸出高電平時(shí)，前級流出的電流（拉電流）：一般與非門的扇出系數(shù)為10。由于IOL、IOH的限制，每個(gè)門電路輸出端所帶門電路的個(gè)數(shù)，稱為扇出系數(shù)。3.輸入端通過電阻R接地的情況Rui輸入端“1”,“0”？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCR較小時(shí)R較小時(shí)，ui<UT

相當(dāng)輸入低電平，所以輸出為高電平。Rui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCR增大RuiuiUT時(shí)，輸入變高，輸出變低電平。R臨界=1.45KRui+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1.懸空的輸入端相當(dāng)于接高電平。2.為了防止干擾，可將懸空的輸入端接高電平。說明4.平均傳輸時(shí)間tuiotuoo50%50%tpd1tpd2平均傳輸時(shí)間2.4.1集電極開路的與非門（OC門）集電極懸空無T3,T4+5VFR2R13kT2R3T1T5b1c1ABCT3T4§2.4其它類型的TTL門電路&符號！應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RLRLUCC+5VFR2R13kT2R3T1T5b1c1ABC1.OC門可以實(shí)現(xiàn)“線與”功能&&&UCCF1F2F3FF=F1F2F3RL輸出級UCCRLT5T5T5FF=F1F2F3?任一導(dǎo)通F=0UCCRLF1F2F3F全部截止F=1F=F1F2F3?所以：F=F1F2F3UCCRLF1F2F3F2.負(fù)載電阻RL和電源UCC可以根據(jù)情況選擇&J+30V220VJ如RL用繼電器線圈（J）替代，可以實(shí)現(xiàn)對其它電路的控制。問題1.如何確定上拉電阻RL?（RL(max)

RL(min)）2.一般的TTL與非門能否線與？2.4.2三態(tài)門E---控制端+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止+5VFR4R2R1T2R5R3T3T4T1T5ABDE10導(dǎo)通截止截止高阻態(tài)+5VFR4R2R1T2R5R3T3T4T1T5ABDE&ABF符號功能表低電平起作用&ABF符號功能表高電平起作用０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3輪流接入高電平，將不同數(shù)據(jù)（A、B、C）分時(shí)送至總線。E1E2E3公用總線ABC第三章組合邏輯電路邏輯電路組合邏輯電路時(shí)序邏輯電路現(xiàn)時(shí)的輸出僅取決于現(xiàn)時(shí)的輸入除與現(xiàn)時(shí)輸入有關(guān)外還與原狀態(tài)有關(guān)§3.1概述1.由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析步驟：2.用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進(jìn)行化簡。3.列出輸入輸出狀態(tài)表并得出結(jié)論。電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系§3.2組合邏輯電路分析例：分析下圖的邏輯功能。

&&&ABF真值表相同為“1”不同為“0”同或門=1例：分析下圖的邏輯功能。

&&&&ABF真值表相同為“0”不同為“1”異或門=1例：分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11&2&3&4AMB1F=010被封鎖1選通電路任務(wù)要求最簡單的邏輯電路1.指定實(shí)際問題的邏輯含義，列出真值表，進(jìn)而寫出邏輯表達(dá)式。2.用邏輯代數(shù)或卡諾圖對邏輯表達(dá)式進(jìn)行化簡。3.列出輸入輸出狀態(tài)表并畫出邏輯電路圖。分析步驟：§3.3組合邏輯電路設(shè)計(jì)

例：設(shè)計(jì)三人表決電路（A、B、C）。每人一個(gè)按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時(shí)指示燈亮，否則不亮。1.首先指明邏輯符號取“0”、“1”的含義。三個(gè)按鍵A、B、C按下時(shí)為“1”，不按時(shí)為“0”。輸出量為F，多數(shù)贊成時(shí)是“1”，否則是“0”。2.根據(jù)題意列出邏輯狀態(tài)表。邏輯狀態(tài)表3.畫出卡諾圖：用卡諾圖化簡ABC0001111001ABACBC4.根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF&&&&ABCF若用與非門實(shí)現(xiàn)3.4.1編碼器所謂編碼就是賦予選定的一系列二進(jìn)制代碼以固定的含義。n個(gè)二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個(gè)信號。（1）二進(jìn)制編碼器將一系列信號狀態(tài)編制成二進(jìn)制代碼?！?.4幾種常用的組合邏輯組件

例：用與非門組成三位二進(jìn)制編碼器---八線-三線編碼器設(shè)八個(gè)輸入端為I1I8，八種狀態(tài)，與之對應(yīng)的輸出設(shè)為F1、F2、F3，共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器的過程與設(shè)計(jì)一般的組合邏輯電路相同，首先要列出狀態(tài)表，然后寫出邏輯表達(dá)式并進(jìn)行化簡，最后畫出邏輯圖。真值表I1I2I3I4I5I6I7I8&&&F3F2F18-3譯碼器邏輯圖（2）二---十進(jìn)制編碼器將十個(gè)狀態(tài)（對應(yīng)于十進(jìn)制的十個(gè)代碼）編制成BCD碼。十個(gè)輸入需要幾位輸出？四位輸入：I0I9。輸出：F3

F0列出狀態(tài)表如下：狀態(tài)表邏輯圖略3.4.2譯碼器譯碼是編碼的逆過程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。（1）二進(jìn)制譯碼器將n種輸入的組合譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入：一組二進(jìn)制代碼譯碼器的輸出：一組高低電平信號&&&&A1A02-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出74LS139的功能表“—”表示低電平有效。74LS139管腳圖一片139種含兩個(gè)2-4譯碼器例：利用線譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線脫離總線（2）顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件abcdefg顯示器件：常用的是七段顯示器件abcdfgabcdefg111111001100001101101e顯示譯碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖消隱控制端功能表（簡表）輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型完整的功能表請參考相應(yīng)的參考書。74LS49與七段顯示器件的連接：bfacdegbfacdegBIDCBA+5V+5V74LS49是集電極開路，必須接上拉電阻74LS493.4.3加法器11011001+舉例：A=1101,B=1001,計(jì)算A+B011010011加法運(yùn)算的基本規(guī)則：（1）逢二進(jìn)一。（2）最低位是兩個(gè)數(shù)最低位的相加，不需考慮進(jìn)位。（3）其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被、加數(shù)和低位來的進(jìn)位。（4）任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和、向高位的進(jìn)位。（1）半加器：半加運(yùn)算不考慮從低位來的進(jìn)位A---加數(shù)；B---被加數(shù)；S---本位和；C---進(jìn)位。真值表真值表邏輯圖半加器ABCS邏輯符號=1&ABSC（2）全加器：an---加數(shù)；bn---被加數(shù)；cn-1---低位的進(jìn)位；sn---本位和；cn---進(jìn)位。邏輯狀態(tài)表見下頁相加過程中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位位。半加和：所以：anbncn-1sncn全加器邏輯圖邏輯符號半加器半加器1anbncnsncnScn-1

全加器SN74LS183的管腳圖114SN74H831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND應(yīng)用舉例：用一片SN74LS183構(gòu)成兩位串行進(jìn)位全加器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行進(jìn)位其它組件：SN74H83---四位串行進(jìn)位全加器。SN74283---四位超前進(jìn)位全加器。3.4.4數(shù)字比較器比較器的分類：（1）僅比較兩個(gè)數(shù)是否相等。（2）除比較兩個(gè)數(shù)是否相等外，還要比較兩個(gè)數(shù)的大小。第一類的邏輯功能較簡單，下面重點(diǎn)介紹第二類比較器。（1）一位數(shù)值比較器功能表ABA>BA<BA=B邏輯圖邏輯符號A=B&&=1ABA<BA>B（2）多位數(shù)值比較器比較原則：A.先從高位比起,高位大的數(shù)值一定大。B.若高位相等,則再比較低位數(shù),最終結(jié)果由低位的比較結(jié)果決定。請根據(jù)這個(gè)原則設(shè)計(jì)一下，每位的比較應(yīng)包括幾個(gè)輸入、輸出？A、B兩個(gè)多位數(shù)的比較：AiBi兩個(gè)本位數(shù)（A>B）i-1（A=B）i-1（A<B）i-1低位的比較結(jié)果（A>B）i（A=B）i（A<B）i比較結(jié)果向高位輸出每個(gè)比較環(huán)節(jié)的功能表四位集成電路比較器74LS85A3B2A2A1B1A0B0B3B3(A<B)L(A=B)L(A>B)LA<BA=BA<BGNDA0B0B1A1A2B2A3UCC低位比較結(jié)果向高位輸出(A<B)L(A=B)L(A>B)LA<BA=BA<B例：七位二進(jìn)制數(shù)比較器。（采用兩片85）（A>B）L（A<B）LA>BA=BA<BA5B5A4B400A6B6（A=B）L（A>B）L（A<B）LA>BA=BA<BA1B1A0B0A3B3A2B2（A=B）L?010?74LS8574LS85例：設(shè)計(jì)三個(gè)四位數(shù)的比較器，可以對A、B、C進(jìn)行比較，能判斷：（1）三個(gè)數(shù)是否相等。（2）若不相等，A數(shù)是最大還是最小。比較原則：先將A與B比較，然后A與C比較，若A=B

A=C，則A=B=C；若A>B

A>C，則A最大；若A<BA<C，則A最小?？梢杂脙善?4LS85實(shí)現(xiàn)。（A>B）L（A<B）LA>BA=BA<BC1C0C3C2（A=B）L（A>B）L（A<B）LA>BA=BA<BB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2A=B=C&&A最大A最小&3.4.5數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個(gè)多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。從n個(gè)數(shù)據(jù)中選擇一路傳輸，稱為一位數(shù)據(jù)選擇器。從m組數(shù)據(jù)中各選擇一路傳輸，稱為m位數(shù)據(jù)選擇器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信號四二選一選擇器四選一集成數(shù)據(jù)選擇器74LS153功能表控制端八選一集成數(shù)據(jù)選擇器74LS151功能表用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15D0D7=0D0D7=1D0D7用兩片74LS151構(gòu)成十六選一數(shù)據(jù)選擇器???D0D7???A0A1A2???D0D7???A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D15中規(guī)模組件都是為了實(shí)現(xiàn)專門的邏輯功能而設(shè)計(jì)，但是通過適當(dāng)?shù)倪B接，可以實(shí)現(xiàn)一般的邏輯功能。用中規(guī)模組件設(shè)計(jì)邏輯電路，可以減少連線、提高可靠性。下面介紹用選擇器和譯碼器設(shè)計(jì)組合邏輯電路的方法?！?.5利用中規(guī)模組件設(shè)計(jì)組合電路分析（1）用數(shù)據(jù)選擇器設(shè)計(jì)邏輯電路四選一選擇器功能表類似三變量函數(shù)的表達(dá)式！例：利用四選一選擇器實(shí)現(xiàn)如下邏輯函數(shù)。與四選一選擇器輸出的邏輯式比較可以令：變換D0D1D2D3A0A1WAGRY“1”接線圖74LS153（2）用線譯碼器設(shè)計(jì)多輸出邏輯電路從功能表可知：二—四譯碼器功能表例：用2-4線譯碼器產(chǎn)生一組多輸出函數(shù)。參考上頁的邏輯式可知接線圖&&Z2Z1第四章觸發(fā)器觸發(fā)器觸發(fā)器輸出有兩種可能的狀態(tài)：0、1；輸出狀態(tài)不只與現(xiàn)時(shí)的輸入有關(guān)，還與原來的輸出狀態(tài)有關(guān)；觸發(fā)器是有記憶功能的邏輯部件。按功能分類：R-S觸發(fā)器、D型觸發(fā)器、JK觸發(fā)器、T型觸發(fā)器等?！?.1概述

&a&b反饋兩個(gè)輸入端兩個(gè)輸出端§4.2觸發(fā)器的基本形式&a&b輸入RD=0,SD=1時(shí)若原狀態(tài)：11001010輸出仍保持：&a&b輸入RD=0,SD=1時(shí)若原狀態(tài)：01111010輸出變?yōu)椋狠斎隦D=1,SD=0時(shí)若原狀態(tài)：10101011