微機(jī)原理與接口技術(shù) 第7章 存儲(chǔ)器

第7章存儲(chǔ)器本章主要內(nèi)容半導(dǎo)體存儲(chǔ)器的分類1半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)2典型存儲(chǔ)器芯片3存儲(chǔ)器與系統(tǒng)的連接4存儲(chǔ)器用來存放程序和數(shù)據(jù)，是計(jì)算機(jī)各種信息的存儲(chǔ)和交流中心。存儲(chǔ)器可與CPU、輸入輸出設(shè)備交換信息，起存儲(chǔ)、緩沖、傳遞信息的作用。衡量存儲(chǔ)器有三個(gè)指標(biāo)：容量、速度和價(jià)格/位。

存儲(chǔ)器的層次結(jié)構(gòu)7.1半導(dǎo)體存儲(chǔ)器的分類內(nèi)存儲(chǔ)器一般由一定容量的速度較快的半導(dǎo)體存儲(chǔ)器組成，CPU可直接對內(nèi)存執(zhí)行讀/寫操作。內(nèi)存儲(chǔ)器按存儲(chǔ)信息的特性可分為隨機(jī)存取存儲(chǔ)器RAM（RandomAccessMemory）和只讀存儲(chǔ)器ROM（ReadOnlyMemory）兩類。

7.2半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量存儲(chǔ)容量就是以字或字節(jié)為單位來表示存儲(chǔ)器存儲(chǔ)單元的總數(shù)。讀寫速度

半導(dǎo)體存儲(chǔ)器的速度一般用存取時(shí)間和存儲(chǔ)周期兩個(gè)指標(biāo)來衡量?？煽啃?/p>

通常指存儲(chǔ)器對溫度、電磁場等環(huán)境變化的抵抗能力和工作壽命。又稱存儲(chǔ)器訪問時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作(例如連續(xù)兩次讀操作)所需間隔的最小時(shí)間。7.3典型存儲(chǔ)器芯片介紹1.Intel21141K×4位的SRAM六管存儲(chǔ)元電路單一的+5V電源供電所有的引腳都與TTL電平兼容7.3典型存儲(chǔ)器芯片介紹2.Intel62648K×8位的SRAM0.8μmCMOS工藝制造單一的+5V電源供電高速度、低功耗全靜態(tài)，無須時(shí)鐘和定時(shí)選通信號(hào)I/O端口是雙向、三態(tài)控制，與TTL電平兼容Intel62系列型號(hào)容量62648K×8bits6212816K×8bits6225632K×8bits6251264K×8bits7.3典型存儲(chǔ)器芯片介紹3.Intel5125632K×8位的SRAM工作方式010讀操作00×寫操作011高阻態(tài)1××未選Intel51256工作方式7.3典型存儲(chǔ)器芯片介紹4.Intel216464K×1bit的DRAM址線只有8位，16位的地址信號(hào)分為行地址和列地址，分兩次送入芯片。

Intel21系列型號(hào)容量216464K×1bit21256256K×1bit2146464K×4bit7.3典型存儲(chǔ)器芯片介紹5.Intel41256256K×1位DRAM，存取時(shí)間200～300ns，地址線只有一半的位數(shù)，行地址和列地址分兩次輸入。引腳功能A8～A0地址線D數(shù)據(jù)輸入Q數(shù)據(jù)輸出讀/寫信號(hào)行地址選通信號(hào)列地址選通信號(hào)Vcc電源（+5V）Vss地7.3典型存儲(chǔ)器芯片介紹6.Intel27128128K（16K×8位）的EPROM14條地址線，經(jīng)過譯碼在16K地址中選中一個(gè)單元最大訪問時(shí)間250ns，與高速8MHz的iPAX186兼容27128的工作模式

引腳模式A9VPPVCCD7-D0讀LLHXVCCVCC數(shù)據(jù)輸出輸出禁止LHHXVCCVCC高阻備用模式HXXXVCCVCC高阻編程禁止HXXXVPPVCC高阻編程模式LHLXVPPVCC數(shù)據(jù)輸入INTEL編程LHLXVPPVCC數(shù)據(jù)輸入校驗(yàn)LLHXVPPVCC數(shù)據(jù)輸出電子標(biāo)識(shí)符LLHVIDVCCVCC標(biāo)識(shí)符輸出7.3典型存儲(chǔ)器芯片介紹7.28C6428C系列是包含不同容量的E2PROM芯片。

與EPROM相比，E2PROM的優(yōu)點(diǎn)是：編程與擦寫所需的電流極小，速度快（10ms）；擦寫可以按字節(jié)分別進(jìn)行。型號(hào)容量/KB28C16228C64828C2563228C5126428C64的兩種封裝7.3典型存儲(chǔ)器芯片介紹8.K9F6408U0A典型的NANDFlash芯片數(shù)據(jù)寬度為8位，可復(fù)用，既可作為地址和數(shù)據(jù)的輸入/輸出引腳，又可作命令的輸入引腳，根據(jù)時(shí)序采用分時(shí)循環(huán)芯片內(nèi)部存儲(chǔ)單元按頁和塊的結(jié)構(gòu)組織寫和讀以頁為單位，而擦除以塊為單位。讀、寫和擦除操作均通過命令完成寫入每頁的時(shí)間為200us，平均每寫一個(gè)字節(jié)約400ns，即約20Mb/s。此芯片可擦寫1百萬次，掉電數(shù)據(jù)不丟失，數(shù)據(jù)可保存十年7.4存儲(chǔ)器與系統(tǒng)的連接CPU對存儲(chǔ)器進(jìn)行讀/寫操作時(shí)，首先由地址總線給出地址信號(hào)，然后要對存儲(chǔ)器發(fā)出讀操作或?qū)懖僮鞯目刂菩盘?hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交換。存儲(chǔ)器與系統(tǒng)之間通過AB、DB及有關(guān)的控制信號(hào)線相連接，設(shè)計(jì)系統(tǒng)的存儲(chǔ)器體系時(shí)需要將這三類信號(hào)線正確連接。7.4.1存儲(chǔ)器擴(kuò)展若干存儲(chǔ)芯片和系統(tǒng)進(jìn)行連接擴(kuò)展，通常有三種方式：位擴(kuò)展字?jǐn)U展字位擴(kuò)展位擴(kuò)展（位并聯(lián)法）位擴(kuò)展指用多個(gè)存儲(chǔ)器器件對字長進(jìn)行擴(kuò)充。一個(gè)地址同時(shí)控制多個(gè)存儲(chǔ)器芯片。字?jǐn)U展（地址串聯(lián)法）字?jǐn)U展指的是增加存儲(chǔ)器中字的數(shù)量。字位擴(kuò)展實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)充。一個(gè)存儲(chǔ)器的容量為M×N位，若使用L×K位存儲(chǔ)器芯片，那么，這個(gè)存儲(chǔ)器共需要（M/L）×（N/K）個(gè)存儲(chǔ)器芯片。存儲(chǔ)芯片的選擇

確定類型根據(jù)不同應(yīng)用場合的特點(diǎn)確定采用何種類型的芯片，如考慮選用SRAM還是DRAM，是否需要E2PROM、FLASH等等；確定具體型號(hào)及數(shù)量根據(jù)容量、價(jià)格、速度、功耗等要求確定芯片的具體型號(hào)和數(shù)量思考：若要求擴(kuò)展64K容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？

64K*1的芯片數(shù)量N＝(64K*8)/(64K*1)＝1*8片;8K*8的芯片數(shù)量N＝(64K*8)/(8K*8)＝8*1片；

16K*4的芯片數(shù)量N＝(64K*8)/(16K*4)＝4*2片；

顯然，芯片的種類和數(shù)量應(yīng)越少越好；在芯片數(shù)量相同的情況下應(yīng)考慮總線的負(fù)載能力和系統(tǒng)連接的復(fù)雜性。從總線負(fù)載和系統(tǒng)連接來看，第一種選擇較好。26/4226/54存儲(chǔ)器的基本結(jié)構(gòu)存儲(chǔ)芯片存儲(chǔ)模塊存儲(chǔ)體

進(jìn)行位擴(kuò)展以實(shí)現(xiàn)按字節(jié)編址的結(jié)構(gòu)

進(jìn)行字?jǐn)U展以滿足總?cè)萘康囊蟠鎯?chǔ)體、地址譯碼、數(shù)據(jù)緩沖和讀寫控制

位擴(kuò)展：因每個(gè)字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；

字?jǐn)U展：因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目，所以也稱

為地址擴(kuò)展；并行存儲(chǔ)器、多端口存儲(chǔ)器、相聯(lián)存儲(chǔ)器等2023/1/1127/54存儲(chǔ)芯片的位擴(kuò)展⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OA0~A15R/WCSD0D7…等效為64K*8A0~A15D0~D7R/WCS用64K×1bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器

進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的地址線和控制線互連形成整個(gè)模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個(gè)模塊的數(shù)據(jù)線（8bit寬度）。

28/4228/54存儲(chǔ)芯片的字?jǐn)U展用8K×8bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器64K*8A0~A15D0~D7R/WCS等效為A0~A12R/WD0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8譯碼器Y0Y1Y7………A13

A14

A15

進(jìn)行字?jǐn)U展時(shí)，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個(gè)模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴(kuò)展的字線）被用來譯碼以形成對各個(gè)芯片的選擇線——片選線。

29/54存儲(chǔ)芯片的字、位同時(shí)擴(kuò)展用16K×4bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器16K*416K*4A0~A13R/WD0~D3D4~D72－4譯碼器A15A14CS64K*8A0~A15D0~D7R/WCS等效為16K*416K*416K*416K*416K*416K*4

首先對芯片分組進(jìn)行位擴(kuò)展，以實(shí)現(xiàn)按字節(jié)編址；

其次設(shè)計(jì)個(gè)芯片組的片選進(jìn)行字?jǐn)U展，以滿足容量要求；2023/1/1130/54兩級(jí)物理地址譯碼方案讀/寫控制信號(hào)、數(shù)據(jù)寬度指示信號(hào)、傳送方式指示信號(hào)，等2023/1/1131/547.4.2存儲(chǔ)器地址譯碼存儲(chǔ)單元的地址由片內(nèi)地址信號(hào)線和片選信號(hào)線的狀態(tài)共同決定。常用的片選信號(hào)產(chǎn)生方法有以下三種：全地址譯碼部分地址譯碼線選擇譯碼片選信號(hào)由地址線中所有不在存儲(chǔ)器上的地址線譯碼產(chǎn)生，存儲(chǔ)器芯片中的每一個(gè)存儲(chǔ)單元只對應(yīng)內(nèi)存空間的一個(gè)地址特點(diǎn)：尋址范圍大，地址連續(xù)，不會(huì)發(fā)生因高位地址不確定而產(chǎn)生的地址重復(fù)現(xiàn)象也稱局部地址譯碼。片選信號(hào)不是由地址線中所有不在存儲(chǔ)器上的地址線譯碼產(chǎn)生，而是只有部分高位地址線被送入譯碼電路產(chǎn)生片選信號(hào)。特點(diǎn)：某些高位地址線被省略而不參加地址譯碼，簡化了地址譯碼電路，但地址空間有重疊。線選法是指高位地址線中的某一條作為存儲(chǔ)器芯片的片選控制信號(hào)的譯碼方式。優(yōu)點(diǎn)：選擇芯片不需要外加邏輯電路，譯碼線路簡單。缺點(diǎn)：地址重疊區(qū)域多，適用于擴(kuò)展容量較小的系統(tǒng)。假設(shè)某系統(tǒng)地址總線寬度為20bit，現(xiàn)需要將0C0000H~0CFFFFH地址范圍劃分為8個(gè)同樣大小的地址空間，提供給總線上的8個(gè)模塊，試設(shè)計(jì)相應(yīng)的譯碼電路。模塊A19~A16A15A14A13A12~A0地址空間(范圍)①11000001111111111111~00000000000000C1FFFH~0C0000H②11000011111111111111~00000000000000C3FFFH~0C2000H③11000101111111111111~00000000000000C5FFFH~0C4000H④11000111111111111111~00000000000000C7FFFH~0C6000H⑤11001001111111111111~00000000000000C9FFFH~0C8000H⑥11001011111111111111~00000000000000CBFFFH~0CA000H⑦11001101111111111111~00000000000000CDFFFH~0CC000H⑧11001111111111111111~00000000000000CFFFFH~0CE000H全譯碼電路的實(shí)現(xiàn)部分譯碼方式

最高段地址不參與譯碼，將會(huì)因此存在地址重疊，且模塊地址不連續(xù)。35/422023/1/1135/54線選法譯碼需較多選擇線，且同樣存在地址重疊，且模塊地址不連續(xù)。只有一個(gè)片選有效（為0）。A19~A13A12~A0地址空間(范圍)①XXXXXX01111111111111~0000000000000？②XXXXX1X1111111111111~0000000000000？③XXXX0XX1111111111111~0000000000000？……⑦1XXXXXX1111111111111~0000000000000？思考：試寫出各芯片占用的地址空間。36/5474LS1383-8譯碼器218HAY0BY1CY2G1Y3Y4G2AY5Y6G2BY700010&A3A4A5+5VA6A7A8A9AENIORIOW&端口譯碼電路練習(xí):分析圖中74LS138各輸出端的譯碼

地址范圍。37/54四、存儲(chǔ)器地址譯碼方法補(bǔ)充：片選控制的譯碼方法常用的片選控制譯碼方法有線選法、全譯碼法和部分譯碼法等。（1）1KBCS（2）1KBCS（3）1KBCS（3）1KBCS1111A10A11A13A11A0~A9線選結(jié)構(gòu)示意圖（1）線選法

當(dāng)存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)，可用高位地址線直接作為存儲(chǔ)芯片的片選信號(hào)，每一根地址線選通一塊芯片，這種方法稱為選法。（2）部分譯碼法

用高位地址中的一部分地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。

8KB(2)CS

8KB(1)CS

8KB(8)CS3-8譯碼器A0~A12A13~A15Y0Y1Y7…（3）全譯碼法

用全部的高位地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。

8KB(2)CS

8KB(1)CS

8KB(8)CS3-8譯碼器A0~A12A13~A19Y0Y1Y7…三種譯碼方式的比較全譯碼

系統(tǒng)所有地址線全部都應(yīng)該參與譯碼：低段地址線應(yīng)直接接在模塊上，尋址模塊內(nèi)單元；中段地址線譯碼后產(chǎn)生片選信號(hào)區(qū)分不同模塊；高段地址線可用作片選信號(hào)有效的使能控制；部分譯碼

高段地址信號(hào)不參與譯碼，會(huì)造成地址空間的重疊及不連續(xù)。線譯碼

電路結(jié)構(gòu)簡單，但系統(tǒng)必須保證參與片選的地址線不能同時(shí)為有效電平；同部分譯碼法一樣，因?yàn)橛械刂沸盘?hào)不參與譯碼，也存在地址重疊及不連續(xù)的問題；42/54

2、地址譯碼電路的設(shè)計(jì)

存儲(chǔ)器地址譯碼電路的設(shè)計(jì)一般遵循如下步驟：

①根據(jù)系統(tǒng)中實(shí)際存儲(chǔ)器容量，確定存儲(chǔ)器在整個(gè)尋址空間中的位置；②根據(jù)所選用存儲(chǔ)芯片的容量，畫出地址分配圖或列出地址分配表；③根據(jù)地址分配圖或分配表確定譯碼方法并畫出相應(yīng)的地址位圖；④選用合適器件，畫出譯碼電路圖。

例1：某微機(jī)系統(tǒng)地址總線為16位，實(shí)際存儲(chǔ)器容量為16KB，ROM區(qū)和RAM區(qū)各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,試設(shè)計(jì)譯碼電路.設(shè)計(jì)的一般步驟:①該系統(tǒng)的尋址空間最大為64KB，假定實(shí)際存儲(chǔ)器占用最低16KB的存儲(chǔ)空間，即地址為0000H~3FFFH。其中0000H~1FFFH為EPROM區(qū)，2000H~3FFFH為RAM區(qū)。2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB0000H2000H3FFFH4000HROM區(qū)RAM區(qū)

地址分配圖②根據(jù)所采用的存儲(chǔ)芯片容量，可畫出地址分配圖；地址分配表。③確定譯碼方法并畫出相應(yīng)的地址位圖。④根據(jù)地址位圖，可考慮用3-8譯碼器完成一次譯碼，用適當(dāng)邏輯門完成二次譯碼。A1174LS138ABCG2AG2BG1A12A13A14A15+5V譯碼器≥1≥1≥1≥1≥1≥1≥1≥1Y4Y1Y2Y3Y0Y5Y6Y71A10(1)(2)(3)(4)(5)(6)(7)(8)(9)(10)(11)(12)去4片EPROM去8片RAM7.4.38086CPU與存儲(chǔ)器的連接

7.4.38086CPU與存儲(chǔ)器的連接1.CPU與存儲(chǔ)器的接口8086CPU有最小與最大兩種工作模式。最小模式的控制信號(hào)僅由8086產(chǎn)生。最大模式需用總線控制器8288協(xié)同產(chǎn)生控制信號(hào)。1.CPU與存儲(chǔ)器的接口最小模式最大模式2.存儲(chǔ)器接口分析ROM接口電路

只讀存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的功能主要是存儲(chǔ)程序、常數(shù)和系統(tǒng)參數(shù)等。目前常用的有27系列和28系列EPROM芯片,如計(jì)算機(jī)啟動(dòng)用的BIOS芯片。注意：計(jì)算機(jī)的1M空間不分RAM和ROM，兩者統(tǒng)一編址。1MB中的低端640KB被稱為基本內(nèi)存，而A0000H~BFFFFH要保留給顯示卡的顯存使用。C000H~FFFFFH則被保留給BIOS使用，實(shí)際為ROM。注意8086第一條指令的地址?！纠?-1】設(shè)計(jì)一ROM擴(kuò)展電路，容量為32K字，地址從00000H開始。EPROM芯片采用27256。

A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0最小地址00000000000000000000最大地址0000111111111111111132K字EPROM的地址范圍表2.存儲(chǔ)器接口分析RAM接口