2022年鄭州信息科技職業(yè)學(xué)院計算機(jī)網(wǎng)絡(luò)技術(shù)專業(yè)《計算機(jī)組成原理》科目期末試卷B(有答案)

2022年鄭州信息科技職業(yè)學(xué)院計算機(jī)網(wǎng)絡(luò)技術(shù)專業(yè)《計算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、下列關(guān)于虛擬存儲器的說法，錯誤的是（）。虛擬存儲器利用了局部性原理次數(shù)減少，可以提升操作速度換頁次數(shù)增加，降低操作速度道程序共享2、某C語言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列關(guān)于數(shù)組a的訪問局部性的描述中，正確的是（）。A.時間局部性和空間局部性皆有B.無時間局部性，有空間局部性C.有時間局部性，無空間局部性D.時間局部性和空間局部性皆無3、有如下C語言程序段：（shortsi=-32767；unsignedshortusi=si；執(zhí)行上述兩條語句后的值為A.-32767 B.32767 C.32768 D.327694、關(guān)于浮點(diǎn)數(shù)在IEEE754標(biāo)準(zhǔn)中的規(guī)定，下列說法中錯誤的是（）。I.浮點(diǎn)數(shù)可以表示正無窮大和負(fù)無窮大兩個值Ⅱ.如果需要，也允許使用非格式化的浮點(diǎn)數(shù)Ⅲ.對任何形式的浮點(diǎn)數(shù)都要求使用隱藏位技術(shù)IⅣ.對32位浮點(diǎn)數(shù)的階碼采用了偏移值為l27的移碼表示，尾數(shù)用原碼表示5、一個浮點(diǎn)數(shù)N可以用下式表示：N=mrme，其中，e=rcg；me：階碼的值，一般采用移碼或補(bǔ)碼，整數(shù)；Tm：尾數(shù)的基；re：階碼的基；p：尾數(shù)長度，這里的p不是指尾數(shù)的：進(jìn)制位數(shù)，當(dāng)ra=16時，每4個二進(jìn)制位表示一位尾數(shù)；q：階碼長度，由于階碼的基通常為2，因此，在一般情況下，q就是階碼部分的二進(jìn)制位數(shù)。研究浮點(diǎn)數(shù)表示方式的主要目的是用盡量短的字長（主要是階碼字長q和尾數(shù)字長的和）實(shí)現(xiàn)盡可能大的表述范圍和盡可能高的表數(shù)精度。根據(jù)這一目的，上述6個參數(shù)中只有3個參數(shù)是浮點(diǎn)數(shù)表示方式要研究的對象，它們是（）。A.m、e、rm B.、e、rm C.re、pq D.、p、6、總線按連接部件不同可分為（）。A.片內(nèi)總線、系統(tǒng)總線、通信總線B.數(shù)據(jù)總線、地址總線、控制總線C.主存總線I/O總線、DMA總線D.ISA總線、VESA總線、PCI總線7、假設(shè)某存儲器總線采用同步通信方式，時鐘頻率為50MHz88CacheCache4B.對于讀操作，1個時鐘周期用于傳8個字。請問若全部訪問都為讀操作，該存儲器的數(shù)據(jù)傳輸速率為（）。A.114.3MB/s B.126.0MB/s C.133.3MB/s D.144.3MB/s8、假定機(jī)器M200MHzP在機(jī)器M12sP優(yōu)4指令都換成了一條左移兩位的指令，得到優(yōu)化后的程序P。若在M上乘法指令的CPl為102，左移指令的CPl為z，P的執(zhí)行時間是P”執(zhí)行時間的1.2倍，則P中的乘法指令條數(shù)為（）。A.200萬 B.400萬 C.800萬 D.1600萬9、下列選項(xiàng)中，能縮短程序執(zhí)行時間的措施是（）。提高CPU時鐘頻Ⅱ.優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)對程序進(jìn)行編譯優(yōu)A.儀IⅡ B.僅I、Ⅲ 僅Ⅱ、I D.I、Ⅱ、Ⅲ10、依賴硬件的數(shù)據(jù)傳送方式是（）。A.程序控制B.程序中斷 C.DMA D.無1141→2→3→411011，21111.30011，4級中0001，則修改后的優(yōu)先順序從高到低為（）。A.3→2→1→4B.1→3→4→2C.2→1→3→4D.2→3→1→412、下列關(guān)于指令流水線數(shù)據(jù)通路的敘述中，正確的是（）。A.B.ALUC.包含通用寄存器組和取指部件D.由組合邏輯電路和時序邏輯電路組合而成13、指令從流水線開始建立時執(zhí)行，設(shè)指令由取指、分析、執(zhí)行3At，若采用常規(guī)標(biāo)量單流水線處理器（1），連續(xù)12條指令，共需（）。Α.12Δt B.14Δt C.16Δt D.18Δt14、在各種尋址方式中，指令的地址碼字段可能的情況有（）。I.寄存器編號Ⅱ.Ⅲ.存儲器的單元地址Ⅳ.數(shù)值A(chǔ).I、Ⅱ B.IⅡ、Ⅲ C.、Ⅲ 、ⅡⅢ、IV158310條零地址指令，則最多有（）條一地址指令。A.20 B.14 C.10 D.6二、填空題16、存儲 并按 順序執(zhí)行，這是諾依曼型計算機(jī)的工作原理。17、對存儲器的要求、 、 為了解決這三個方面的矛盾。計算采用多級存儲器體系結(jié)構(gòu)。18、不同的CRT顯示標(biāo)準(zhǔn)所支持的最和 數(shù)目是不同的。19、2000年，超級計算機(jī)最高浮點(diǎn)運(yùn)算速度達(dá)到每次，我國號計算的運(yùn)算速度達(dá)到3840億次，使我國成之后第三個擁有高速計算機(jī)的國家。20、按照總線仲裁電路的位置不同，可分仲裁和 仲裁。、從操作數(shù)的物理位置來說，可將指令歸結(jié)為三種類型：存儲-存儲器型 22、為了解決多同時競爭總，必須具部件。23、通道是一個特殊功能的 ，它有自己的 專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。24、RISC的中文含義，CISC的中文含義 25、外圍設(shè)備大體分為輸入設(shè)備，輸出設(shè)備設(shè)備， 設(shè)備， 設(shè)備五大類。三、名詞解釋題26、ROM：27、控制存儲器的容量、寄存器：、分辨率：四、簡答題30、在什么條件下，I/0設(shè)備可以向CPU提出中斷請求？31、假設(shè)CPU有20根地址線和32根數(shù)據(jù)線，試問按字節(jié)和字尋址，尋址范圍分別是多少？32、外圍設(shè)備的I/0控制方式分哪幾類？各具什么特點(diǎn)？33、浮點(diǎn)數(shù)的階碼為什么通常采用移碼？五、計算題34、設(shè)浮點(diǎn)數(shù)字長為16位，其中階碼5位（含一位階符），尾數(shù)11位（含一位數(shù)符），將十進(jìn)制數(shù)+13/128寫成：二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)，并分別寫出它在定點(diǎn)機(jī)和浮點(diǎn)機(jī)中的機(jī)器數(shù)形式。35、設(shè)存儲字長和指令字長均為24位，若指令系統(tǒng)可完成108種操作，且具有直接、一一次間接尋址、多次間接尋址、變址、基址、相對和立即這7種尋址方式，則可在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占幾位？尋址特征位占幾位？可直接尋址的范圍是多少？一次間接尋址的范圍是多少？多次間接尋址的范圍又是多少？36、假定硬盤傳輸數(shù)據(jù)以32位的字為單位，傳輸速率為IMB/s。CPU的時鐘頻率為50MHz采用程序查詢的輸入/輸出方式，假設(shè)查詢操作需要100CPUI/O查詢所花費(fèi)的時間比率，假定進(jìn)行足夠的查詢以避免數(shù)據(jù)丟失。采用中斷方法進(jìn)行控制，每次傳輸?shù)拈_銷（包括中斷處理）為100求CPU為傳輸硬盤數(shù)據(jù)花費(fèi)的時間比重。采用DMA控制器進(jìn)行輸入/輸出操作，假定DMA的啟動操作需要1000個時鐘周期，DMA完成時處理中斷需要500個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長度為4KB，問在硬盤工作時處理器將用多少時間比重進(jìn)行輸入/輸出操作，忽略DMA申請使用總線的影響。六、綜合題37、用16K×16位的SRAM芯片構(gòu)成64K×32位的存儲器。要求畫出該存儲器的組成邏輯框圖。38、在一個8級中斷系統(tǒng)中，硬件中斷響應(yīng)從高到低的優(yōu)先順序是：1→2→3→4→5→6-7-8，設(shè)置中斷屏蔽寄存器后，中斷處理的優(yōu)先順序變?yōu)?→5→8→3→2→4→6→7。應(yīng)如何設(shè)置屏蔽碼？如果CPU5、67級3個中斷請求同時到達(dá)，中斷請求8在6沒有處理完以前到達(dá)，在處理8時中斷請求2又到達(dá)CPU，試畫出CPU響應(yīng)這些中斷的順序示意圖。39、某機(jī)器字長32位，CPU內(nèi)有32個32位的通用寄存器，設(shè)計一種能容納64種操作的指令系統(tǒng)，設(shè)指令字長等于機(jī)器字長。如果主存可直接或間接尋址，采用寄存器-存儲空間是多少？試畫出指令格式。在1）的基礎(chǔ)上，如果采用通用寄存器作為基址寄存器，則上述寄存器-存儲器間。參考答案一、選擇題、B、A、D、C、D、A、C、B9、D?！啊、C、A、B14、D15、B二、填空題16、程序地址17、容量大速度快成本低18、分辨率顏色19、1萬億神威美國、日本20、集中式分布式21、寄存器一寄存器型寄存器一存儲器型22、主設(shè)備控制權(quán)總線仲裁23、處理器指令和程序24、精簡指令系統(tǒng)計算機(jī)復(fù)雜指令系統(tǒng)計算機(jī)25、外存數(shù)據(jù)通信過程控制三、名詞解釋題26、ROM：只讀存儲器，一種只能讀取數(shù)據(jù)不能寫入數(shù)據(jù)的存儲器。27、控制存儲器的容量取決于指令的數(shù)量，每條指令的微程序長度和微指令代碼的利用率。28、寄存器：是運(yùn)算器中若干個臨時存放數(shù)據(jù)的部件，由觸發(fā)器構(gòu)成，用于存儲最頻繁使29、分辨率：衡量顯示器顯示清晰度的指標(biāo)，以象素的個數(shù)為標(biāo)志。四、簡答題30、答：I/0設(shè)備向CPU提出中斷請求的條件是：I/0接口中的設(shè)備工作完成狀態(tài)為1（D=1），中斷屏蔽碼為0（MASK=0），且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1（INTR=1）。31出地址線來做字內(nèi)字節(jié)尋址。還有一點(diǎn)就是，不要一看到是按字節(jié)尋址，就馬上從數(shù)據(jù)線拿出4給地址線，即220×32=222×8，得出按字節(jié)尋址是4MB，這是錯誤的。尋址本身和數(shù)據(jù)線沒有任何字地址學(xué)節(jié)地址關(guān)系。32I/0設(shè)備的操作能夠同步，而且硬件結(jié)構(gòu)比較簡單程序中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時間，但硬件結(jié)構(gòu)相對復(fù)雜一些。（3）直接內(nèi)存訪問（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內(nèi)存訪問時間的限制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場合。（4）通道方式：可以實(shí)現(xiàn)對外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（5）外圍處理機(jī)方式：通道方式的進(jìn)一步發(fā)展，基本上獨(dú)立于主機(jī)工作，結(jié)果更接近一般處理機(jī)。33、解析：假設(shè)采用n位數(shù)值位，由移碼的定義可知，有如下關(guān)系：[x]{

<2??，當(dāng)x<0時[x]移

≥2?? 當(dāng)x≥0時因此，正數(shù)的移碼一定大于負(fù)數(shù)的移碼，這個是移碼與原碼、補(bǔ)碼、反碼的一個重要區(qū)別。更重要的是，移碼具有如下性質(zhì)：當(dāng)x>y時，[x]>[y]移 移五、計算題34、解析：假設(shè)x=+13/128其二進(jìn)制形式可以表示為：x=0.0001101000。定點(diǎn)數(shù)表示：x=0.0001101000。浮點(diǎn)數(shù)規(guī)格化表示：x=0.1101000000×2-11"。定點(diǎn)機(jī)中：[x]=[x]=[x]=0.0001101000。原 補(bǔ) 反浮點(diǎn)機(jī)中：[x]原=1，0011；0.1101000000。[x]=1，1101；0.1101000000。補(bǔ)[x]=1，1100；0.1101000000。反35、解析：1087位（27=128）。由于指令系統(tǒng)中有種尋址方式，因此尋址特征位占3位。由于地址碼的位數(shù)為24-7-3=14214。由于存儲字長為24位，因此一次間接尋址的范圍為224。由于多次間接尋址需要使用一位來標(biāo)志是否間接尋址完畢，因此只有23尋址，尋址范圍為223。36、解析：本題考查計算機(jī)的性能指標(biāo)和I/O方式。先計算每次傳輸過程的平均時間，然后根據(jù)程序查詢、中斷和DMA方式的特點(diǎn)計算外設(shè)I/O的時間占整個CPU時間的百分比。1）采用程序查詢的輸入/輸出方式，硬盤查詢的速率為1MB/4B=250k（每秒查詢次數(shù)）。查詢的時鐘周期數(shù)為250k×100=25000k.占用的CPU時間比率為25000k/50M=50%。2）采用中斷方法進(jìn)行控制，每傳送一個字需要的時問為（32bit/8）÷1MB/s=4??s.CPU時鐘周期為1/50MHz=0.02μs.得到時間比重為100×0.02/4=50%。3）采用DMA控制器進(jìn)行輸入/輸出操作，平均傳輸?shù)臄?shù)據(jù)長度為4KB.傳送的時間為4KB÷1MB/s=4ms在DMA傳輸?shù)倪^程中，CPU不需要進(jìn)行操作，所以CPU為傳輸硬盤數(shù)據(jù)花費(fèi)的時間比重為0.02×1500/（4000+0.02×1500）=0.74%.六、綜合題37、解析：所需芯片總數(shù)（64K×32）/（16K×16）=84個模塊（圖中用橢圓標(biāo)示出來了），16K×32A15、A14進(jìn)行2-4譯碼38、解析：中斷屏蔽碼見表中斷處理示意圖如圖所示。5、6、7級中斷請求同時到達(dá)，CPU按響應(yīng)優(yōu)先順序首先執(zhí)行中斷服務(wù)程序⑤，在中斷⑤執(zhí)行完后回到現(xiàn)行程序，再按響應(yīng)優(yōu)先順序先進(jìn)入中斷服務(wù)程序④。由于中斷請求的處理優(yōu)先級，高于中斷④，因此中斷⑤被打斷，進(jìn)入中斷服務(wù)程序③。當(dāng)處理中斷③的過程中又有一個中斷請求②到達(dá)，由于②的優(yōu)先級低于中斷8，因此中斷服務(wù)程序③可繼續(xù)執(zhí)行。中斷8執(zhí)行完后問到被打斷的中斷⑤，但中斷③又被中斷請求②打斷，而進(jìn)入中斷服務(wù)程序②。中斷②執(zhí)行完后才回到中斷⑤，中斷⑤執(zhí)行完后回到現(xiàn)行程序，再按響應(yīng)優(yōu)先順序進(jìn)入中斷服務(wù)程序⑦。中斷⑦執(zhí)行完后回到現(xiàn)行程序，整個中斷處理完畢。39、解析：根據(jù)題意，可設(shè)計出如下的指令格式：其中，