2021年寧夏大學(xué)網(wǎng)絡(luò)工程專業(yè)《計算機組成原理》科目期末試卷A(有答案)

2021年寧夏大學(xué)網(wǎng)絡(luò)工程專業(yè)《計算機組成原理》科目期末試卷A（有答案）一、選擇題1、在全相聯(lián)映射、直接映射和組相聯(lián)映射中，塊沖突概率最小的是（）。A.全相聯(lián)映射 B.直接映C.組相聯(lián)映射 不一定2ROMRAMlK×8位ROMlK×4RAM4K×8ROM1K×8RAM存儲系統(tǒng)，按先ROM后RAM進行編址。采用3-8譯碼器選片，譯碼信號輸出信號為Y0~Y7，其中Y4選擇的是（）。A.第一片ROM B.第五片ROMC.第一片RAM第一片RAM和第二片RAM3、為了表示無符號十進制整數(shù)，下列哪些是合法的8421BCD碼？（）I.01111001 Ⅱ.11010110Ⅲ.00001100 Ⅳ.1000010lA.I、IⅡ 、Ⅲ 、Ⅳ 、Ⅱ、Ⅲ48位，采用原碼表示法（其中一位為符號位），圍是（）。A.-127~+127 B.-127~+128 C.-128~+127 D.-128~+1285x=103，y=-258位定點補碼運算時，會發(fā)生溢出的是（）。A.x+y B.-x+y C.x-y D.x-y6Q=Wf/N計算，其中Q為總線數(shù)據(jù)寬度（/8），f為完成一次數(shù)據(jù)傳送所需的總線時鐘168MHz2時鐘周期，則總線數(shù)據(jù)傳輸速率Q為（）。A.16Mbit/s B.8Mbit/s C.16MB/s 7、關(guān)于總線的敘述，下列說法正確的是（）?？偩€忙信號由總線控制器建立計數(shù)器定時查詢方式不需要總線同意信號請求方式、計數(shù)器查詢A.僅I、III B.僅II，III 僅III D.僅II8、CPU中不包括（）。A.B.指令寄存器C.地址譯碼器D通用寄存器9、某計算機主頻為1.2GHz，其指令分為4類，它們在基準程序中所占比例及CPI如下表所示。該機的MIPS數(shù)是（）。A.100B.200C.400D.60010、某計算機主存地址空間大小為256MB，按字節(jié)編址。虛擬地址空間大小為4GB，采用頁式存儲管理，頁面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個頁表項，內(nèi)容見下圖對虛擬地址03FFF180H進行虛實地址變換的結(jié)果是（）。A.0153180H B.0035180H C.TLB缺失 D.缺頁11、下列部件中不屬于執(zhí)行部件的是（）。A.控制器B.存儲器C.運算器D.外部設(shè)備12、某計算機按字節(jié)編址，指令字長固定且只有兩種指令格式，其中三地址指令29條，二地址指令107條，每個地址字段為6位，則指令字長至少應(yīng)該是（）。A.24位 B.26位 C.28位 D.32位13、某指令系統(tǒng)有200條指令，對操作碼采用固定長度二進制編碼時，最少需要用（）A.4 B.8 C.16 D.3214、下列關(guān)于多重中斷系統(tǒng)的敘述中，錯誤的是（）在一條指令執(zhí)行結(jié)束時響應(yīng)中斷CPU處于關(guān)中斷狀態(tài)中斷請求的產(chǎn)生與當前指令的執(zhí)行無關(guān)D.CPU1510000r/min6ms20MB/s，0.2ms4KB的扇區(qū)所需平均時間約為（）。A.9ms B.9.4ms C.12ms D.12.4ms二、填空題16、存儲 并按 順序執(zhí)行，這是諾依曼型計算機的工作原理。17、存儲器和CPU連接時，要完的連接的連接和 的連接，方能常工作。18、運算器的兩個主要功能是， 19、不同機器有不同RISC指令系統(tǒng)指令系統(tǒng)的改進。20、2000年，超級計算機最高浮點運算速度達到每次，我國號計算的運算速度達到3840億次，使我國成之后第三個擁有高速計算機的國家。21、指令字長度、 、 三種形式。22、尋址方式按操作數(shù)的物理位置不同，多使型和 型，前者比后者執(zhí)速度快。23、計算機軟件一般分為兩大類：一類，另一類操作系統(tǒng)屬于 類。24、RISC的中文含義，CISC的中文含義。25、目前的CPU包、 和cache、三、名詞解釋題26、尾數(shù)：27、時鐘周期：28、寫回法：29、并行傳輸：四、簡答題30、何謂通用串口I/O標準接口IEEE1394？簡述其性能特點？31、（不算CPU中的寄存器級）存儲系統(tǒng)一般由哪三級組成？請分別簡述各層存儲器的作用（存放什么內(nèi)容）及對速度、容量的要求。32、CacheCPUCacheCache分開又有什么好處？33、什么是指令周期？什么是機器周期？什么是時鐘周期？三者之間的關(guān)系如何？五、計算題34、設(shè)有主頻24MHz的CPU，平均每條指令的執(zhí)行時間為兩個機器周期，每個機器周期由兩個時鐘周期組成，試求：機器的工作速度。解：35、設(shè)有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。36、設(shè)主存容量為lMB，Cache容量為l6KB，每字塊有16個字，每字32位，且按字節(jié)編址。若Cache采用直接映射，試求主存地址字段中各段的位數(shù)。若Cache采用4路組相聯(lián)映射，試求主存地址字段中各段的位數(shù)。六、綜合題37、某計算機的主存地址空間大小為256MB，按字節(jié)編址。指令Cache和數(shù)據(jù)Cache分離，均有8個Cache行，每個Cache行大小為64B，數(shù)據(jù)Cache采用直接映射方式?，F(xiàn)有兩個功能相同的程序A和B，其偽代碼如下所示：假定int類型數(shù)據(jù)用32位補碼表示，程序編譯時，i、j、sum均分配在寄存器中，數(shù)組a按行優(yōu)先方式存放，其首地址為320（+進制）。請回答下列問題，要求說明理由或給出計算過程。若不考慮用于Cache一致性維護和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘繛槎嗌?？?shù)組元素a[0][31]和a[1][1]各自所在的主存塊對應(yīng)的Cache行號分別是多少（Cache行號從0開始）？程序A和B的數(shù)據(jù)訪問命中率各是多少？哪個程序的執(zhí)行時間更短？38、假設(shè)指令流水線分為取指令（IF）、指令譯碼/讀寄存器（ID）、執(zhí)行/有效地址計算（EX）、存儲器訪問（MEM）、結(jié)果寫回寄存器（WB）5個過程段。現(xiàn)有下列指令序列進入該流水線。①ADDR1，R2，R；②SUBR4，R1，R5；③ANDR6，R1，R7；④ORR8，R1，R9；⑤XORR10，R1，R11；請回答以下問題：1）如果處理器不對指令之間的數(shù)據(jù)相關(guān)進行特殊處理，而允許這些指令進入流水線，試問上述指令中哪些將從未準備好數(shù)據(jù)的R1寄存器中取到錯誤的數(shù)據(jù)？2）假如采用將相關(guān)指令延遲到所需操作數(shù)被寫回到寄存器后再執(zhí)行的方式，以解決數(shù)據(jù)相關(guān)的問題，那么處理器執(zhí)行該指令序列需占用多少個時鐘周期？39、某機器采用一地址格式的指令系統(tǒng)，允許直接和間接尋址（機器按字尋址）機器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及變址寄存器R。和基址寄存器Ra，均為16位。若采用單字長指令，共能完成105一次間接尋址的范圍又是多少？是多少？畫出其指令格式并說明各字段的含義。若存儲字長不變，可采用什么方法訪問容量為8MB的主存？需增設(shè)哪些硬件？參考答案一、選擇題、A、D、C、A、C6、D、、D、C9、C10、A、A、A、B14、B，15、B二、填空題16、程序地址17、順序?qū)ぶ贩绞教S尋址方式18、算術(shù)運算邏輯運算19、指令系統(tǒng)CISC20、1萬億神威美國、日本21、單字長半字長雙字長22、RRRS23、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件24、精簡指令系統(tǒng)計算機復(fù)雜指令系統(tǒng)計算機25、控制器運算器三、名詞解釋題26、尾數(shù)：在浮點數(shù)據(jù)編碼中，表示數(shù)據(jù)有效值的代碼。27、時鐘周期：節(jié)拍，時鐘頻率的倒數(shù)，機器基本操作的最小單位。28、寫回法：cachecachecache數(shù)據(jù)被替換出去時才寫回主存。29、并行傳輸：每個數(shù)據(jù)位都需要單獨一條傳輸線，所有的數(shù)據(jù)位同時進行傳輸。（在采用并行傳輸方式的總線中，除了有傳輸數(shù)據(jù)的線路外，還可以具有傳輸?shù)刂泛涂刂菩盘柕木€路，地址線用于選擇存儲單元和設(shè)備，控制線用于傳遞操作信號）四、簡答題30、答：IEEE13941/0SCSII/0接口相比，它具有更高的數(shù)據(jù)IEEE1394的一個重大PCIEEE1394PC98系統(tǒng)設(shè)計指南的新標準。31、答：ACPUCache：、外存：存放需聯(lián)機保存但暫不執(zhí)行的程序和數(shù)據(jù)。容量很大而速度較慢。32、答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：CacheCPUCache時不必占用外部總線。CacheI/0增強了系統(tǒng)的整體效率。CacheCPU高。將指令Cache和數(shù)據(jù)Cache分開有如下好處：可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。CacheROM實現(xiàn)，以提高指令存取的可靠性。Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），浮點數(shù)據(jù)（64位）。33、答：指令周期是完成一條指令所需的時間。包括取指令、分析指令和執(zhí)行指令所需的全部時間。機器周期也稱為CPU通常等于取指時間（或訪存時間）。時鐘周期是時鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個指令周期由若干個機器周期組成，每個機器周期又由若干個時鐘周期組成。五、計算題34、1）主頻為24MHz的意思是每秒中包含24M個時鐘周期，又因為執(zhí)行一條指令需要4個時鐘周期，故機器每秒可以執(zhí)行的指令數(shù)為24M/4=6M條（600萬條）。2）插入兩個時鐘周期，即執(zhí)行每條指令需要6個時鐘周期，故機器每秒可以執(zhí)行的指令數(shù)為24M/6=4M條，即400萬條。35、解析：存儲基元總數(shù)=64K×8位=512K位=219位。思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因為地址位數(shù)和字數(shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為2a×b=219；b=219-a。若a=19，b=l，總和=19+1=20；若a=18，b=2，總和=18+2=20；若a=17，b=4，總和=17+4=21；若a=16，b=8，總和=16+8=24；由上可看出，片字數(shù)越少，片字長越長，引腳數(shù)越多。片字數(shù)、片位數(shù)均按2的冪變化。通過證明也是能得出結(jié)論的，我們要最小化a+b=a+219-4。令F（a）=a+b=a+219-4，對a求導(dǎo)后，得到1-ln2×a×29。在1≤a≤l8時，F(xiàn)是單調(diào)遞減函數(shù)，所以在這個區(qū)間最小值為F（18）=20，剩下F（19）=20。所以得出結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；地址線=18根，數(shù)據(jù)線=2根。36、解析：Cache16個字（64B），且按字節(jié)編址，因此字塊內(nèi)的位數(shù)（塊內(nèi)地址位數(shù)）為6位。另外，由于Cache中含有256個塊（16KB/16×4B），因此字塊地址位數(shù)為8位。主存容量1MB，說明總位數(shù)為20位，因此主存字塊標記位數(shù)為20-6-8=6位。主存的地址格式如下：Cache464路464620-6-6=8位。主存的地址格式如下：六、綜合題37、解析：1）Cache結(jié)構(gòu)如下。V … Tag Data此處的行即為塊（Block）。直接映射下，每塊的Cache結(jié)構(gòu)一般分為4個部分，其中，V：1位，表示所在的塊是否有效?！罕硎居糜贑ache一致性維護和替換算法的控制位。TAG：地址轉(zhuǎn)換標記。如果不計算“…”部分，則Cache的大小由V、Tag和Data（數(shù)據(jù)）3部分組成。在直接映射中，可以將地址分為如下3個部分：TagTag快索引塊內(nèi)本題中，總的尋址位數(shù)為28位（228=256M）：塊內(nèi)位為6位（25-64），5~0位；塊索引為3位（23=8），8~6位。因此，Tag=28-6-3=19位，即27~9位。每行（塊）的大小=V+Tag+數(shù)據(jù)=1+19+64×8位。數(shù)據(jù)Cache有8行，總?cè)萘繛椋?+19+64×8）×8/8=532B。由于數(shù)組在存儲器中按行優(yōu)先方式存放，因此每個數(shù)組元素占4B首地址為320，因此可知：a[0][31]在存儲器中的地址為320+31×4=444=000110111100Ba[l][1]在存儲器中的地址為320+（256+1）×4=1348=010101000100B按直接映射方式，地址分為3部分，塊索引在地址的8~6位，因此兩地址所對應(yīng)的塊索引分別為6（110B）、5（101B）。數(shù)組a大小64B，相當于16A，如果是按行連續(xù)存放的，那么從主存讀入一塊到Cache（一次失配）后，隨后的15Cache命中，讀一次管16次，因此命中率為[（216-212）/216]×100%=93.75%程序B隨列訪問數(shù)組a，由于Cache的容量太小，讀入的數(shù)據(jù)塊留不到下次用便又被替換，因此每次都失敗，命中率為0%。另一種算法是，由于數(shù)組a一行的數(shù)據(jù)量為1KB>64B，因此訪問第0行時，每個元素都不命中，由于數(shù)組有256列，數(shù)據(jù)Cache僅有8行，故訪問數(shù)組后續(xù)列元素仍然不命中，于是程序B的數(shù)據(jù)訪問命中率為0%。由于從Cache讀數(shù)據(jù)比從內(nèi)存讀數(shù)據(jù)快很多，因此程序A的執(zhí)行時間更短。分析：V、Tag、Data是每個Cache塊（行）的必要組成。為了提高效率或者實行替換算法，每個塊還需要一些控制位，這些位根據(jù)不同的設(shè)計要求而定。本題中計算兩個數(shù)組元素的地址是關(guān)鍵。式