微處理器及系統(tǒng)

關(guān)于微處理器及系統(tǒng)第一頁(yè)，共九十頁(yè)，2022年，8月28日系統(tǒng)主要組成:8086／8088由兩個(gè)獨(dú)立的處理部件組成：執(zhí)行部件EU(ExecutionUnit)和總線(xiàn)接口部件BIU(BusInterfaceUnit)設(shè)置了指令預(yù)取隊(duì)列，支持以流水方式執(zhí)行指令

主要性能指標(biāo):處理器字長(zhǎng):處理8位或16位的數(shù)據(jù),時(shí)鐘頻率為4~8MHz

直接尋址的存儲(chǔ)空間為1M字節(jié)（220）中斷源為256級(jí)，包括內(nèi)部軟件和外部硬件中斷支持最小方式（單CPU）和最大方式（多CPU）工作）獨(dú)立的I/O端口地址尋址方式:I/O端口有64K個(gè)

2.18086處理器第二頁(yè)，共九十頁(yè)，2022年，8月28日1.2微處理器內(nèi)部結(jié)構(gòu)第三頁(yè)，共九十頁(yè)，2022年，8月28日BIU完成內(nèi)外信息交換，即：①取指令②傳送數(shù)據(jù)③形成物理地址EU執(zhí)行全部指令，即：①指令譯碼②執(zhí)行指令③向BIU傳送偏移地址信息④管理通用寄存器和標(biāo)志寄存器1.

BIU與EU的主要功能第四頁(yè)，共九十頁(yè)，2022年，8月28日BIU和EU并行操作示意圖BIU取指令1

取指令2取指令3取指令4取指令5取指令6EU等待等待執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4第五頁(yè)，共九十頁(yè)，2022年，8月28日2.物理地址怎樣形成?物理地址=段地址x16+偏移地址例:CS=FA00H,IP=0300H物理地址=FA000H+0300H =FA300H(邏輯地址:程序員使用的地址)第六頁(yè)，共九十頁(yè)，2022年，8月28日CS=FA00H,IP=0300H物理地址=FA000H+0300H=FA300H代碼段數(shù)據(jù)段堆棧段附加段FA000H(?)0300H第七頁(yè)，共九十頁(yè)，2022年，8月28日通用寄存器

1.數(shù)據(jù)寄存器AX,BX,CX,DX

AX作為累加器,在字(AL,AH字節(jié))乘,除法運(yùn)算中存放結(jié)果,I/O指令中傳送數(shù)據(jù).BX作為基址寄存器,CX作為計(jì)數(shù)寄存器(如循環(huán)、串操作)DX作為數(shù)據(jù)寄存器2.地址指針寄存器SP,BP

SP:堆棧指針寄存器,BP:基址指針寄存器3.變址寄存器SI,DI

SI:源變址寄存器,DI:目的變址寄存器段寄存器CS,DS,SS,ESCS:代碼段寄存器DS:數(shù)據(jù)段寄存器SS:堆棧段寄存器ES:附加段寄存器3.8086/8088內(nèi)部寄存器8位寄存器名16位寄存器名累加器AX基址BX計(jì)數(shù)器CX數(shù)據(jù)DX棧指針基址指針目標(biāo)變址源變址指令指針標(biāo)志代碼段數(shù)據(jù)段堆棧段附加段SIDIBPSPDHDLCHCLBHBLAHALFLAGSIPFSGSESSSDSCS第八頁(yè)，共九十頁(yè)，2022年，8月28日指令指針寄存器IP

存放預(yù)取指令的偏移地址.標(biāo)志寄存器LAGS記錄算術(shù)和邏輯運(yùn)算的一些狀態(tài)標(biāo)志.8086/8088內(nèi)部寄存器1.控制標(biāo)志(3個(gè)):DF,IF,TFDF(directionflag):方向標(biāo)志.IF(interruptenableflag):中斷允許標(biāo)志TF(trapflag):跟蹤(陷阱)標(biāo)志第九頁(yè)，共九十頁(yè)，2022年，8月28日CF進(jìn)位標(biāo)志（CarryFlag）：有進(jìn)/借位為1，無(wú)進(jìn)借位為0。另循環(huán)指令也使CF=1。AF

輔助進(jìn)位標(biāo)志（AuxiliaryCarryFlag）：低4位向高位有進(jìn)/借位（即第3位向第4位進(jìn)位）為1，否則AF=0。PF

奇偶標(biāo)志（ParityFlag）：運(yùn)算結(jié)果若低8位所含1的個(gè)數(shù)為偶數(shù)，則PF=1，否則PF=0。ZF

全零標(biāo)志（ZeroFlag）：當(dāng)運(yùn)算結(jié)果使有效位數(shù)的各位全為零時(shí)ZF=1，否則ZF=0。SF

符號(hào)標(biāo)志（SignFalg）：當(dāng)運(yùn)算結(jié)果為負(fù)時(shí)SF=1，否則SF=0。SF的值就是有符號(hào)數(shù)的最高位(符號(hào)位)。OF溢出標(biāo)志（OverflowFlag）：當(dāng)運(yùn)算結(jié)果超出了機(jī)器所能表示的范圍時(shí)，則OF=1，表示溢出，否則OF=0。

狀態(tài)標(biāo)志(6個(gè))第十頁(yè)，共九十頁(yè)，2022年，8月28日

4.8086/8088工作模式最小模式：指在系統(tǒng)中只有一個(gè)微處理器，系統(tǒng)中的所有總線(xiàn)控制信號(hào)都直接由8086/8088產(chǎn)生，因此整個(gè)系統(tǒng)中的控制線(xiàn)路最簡(jiǎn)單，對(duì)應(yīng)這種工作模式稱(chēng)為最小模式。最大模式：是相對(duì)于最小模式而言的，指系統(tǒng)中含有兩個(gè)或兩個(gè)以上微處理器，其中一個(gè)就是8086/8088為主處理器，其它都是協(xié)處理器。在8086/8088系統(tǒng)中與其配合的協(xié)處理器有數(shù)值運(yùn)算協(xié)處理器8087和輸入輸出協(xié)處理器8089。處理器的最小定時(shí)單位，它由主頻決定。模式由硬件決定:

CPU引腳MN/MX_為“1”高電平,在最小模式; 為“0”電平,在最大模式.第十一頁(yè)，共九十頁(yè)，2022年，8月28日8284CLKRESETREADYMN/MXALEDENRDT/RIO/MWRRDHOLDHLDAIO/MINTRINTA地址鎖存器數(shù)據(jù)收發(fā)器控制總線(xiàn)數(shù)據(jù)總線(xiàn)地址總線(xiàn)+5VA.8086/8088最小模式第十二頁(yè)，共九十頁(yè)，2022年，8月28日8284CLKRESETREADYMN/MXA19~A8S0地址鎖存器數(shù)據(jù)收發(fā)器控制總線(xiàn)數(shù)據(jù)總線(xiàn)地址總線(xiàn)8288總線(xiàn)控制器S1S2AD7~AD0B.8086/8088最大模式第十三頁(yè)，共九十頁(yè)，2022年，8月28日5.8086/8088引腳信號(hào)80868088第十四頁(yè)，共九十頁(yè)，2022年，8月28日引腳含義NMI為硬件中斷源中不可屏蔽中斷輸入信號(hào)，上升沿有效。INTR為硬件中斷源中可屏蔽中斷的輸入信號(hào)，高電平有效。所有外部調(diào)設(shè)備的中斷源均接至中斷控制器，通過(guò)中斷控制器輸出再接入INTR引腳。實(shí)現(xiàn)中斷管理A19/S6~A16/S3:地址/狀態(tài)復(fù)用輸出線(xiàn)。第十五頁(yè)，共九十頁(yè)，2022年，8月28日S0~S7含義S7未定義S6始終為低S5與標(biāo)志寄存器中的中斷允許標(biāo)志IF一致。S4、S3表示使用的段寄存器S2-、S1-、S0-組合確定最大模式下總線(xiàn)操作類(lèi)型(見(jiàn)P13)第十六頁(yè)，共九十頁(yè)，2022年，8月28日QS1和QS0含義

QS1和QS0在最大模式下表示指令隊(duì)列的使用情況第十七頁(yè)，共九十頁(yè)，2022年，8月28日最小模式總線(xiàn)操作第十八頁(yè)，共九十頁(yè)，2022年，8月28日最大模式總線(xiàn)操作類(lèi)型S2S1S0通過(guò)8288產(chǎn)生的信號(hào)具體操作狀態(tài)有關(guān)指令示例000INTA發(fā)中斷響應(yīng)信號(hào)無(wú)001IORC讀I/O接口INAL，DX010IOWC，AIOWC寫(xiě)I/O接口OUTDX，AL011無(wú)暫停NOP100MRDC取指令無(wú)101MRDC讀內(nèi)存MOVAX，[1234H]110MWTC，AMWC寫(xiě)內(nèi)存MOV[DI]，CX111無(wú)無(wú)效狀態(tài)無(wú)第十九頁(yè)，共九十頁(yè)，2022年，8月28日

6.總線(xiàn)周期的概念總線(xiàn)周期：

完成一次總線(xiàn)操作（存儲(chǔ)器或I/O訪(fǎng)問(wèn)）所需的讀/寫(xiě)機(jī)器周期。8086/8088一個(gè)基本總線(xiàn)周期包括4個(gè)時(shí)鐘周期的時(shí)間。習(xí)慣稱(chēng)為4個(gè)狀態(tài)，分別記為T(mén)1、T2、T3和T4狀態(tài)。T1狀態(tài)：輸出地址信息并鎖存。T2狀態(tài)：撤消地址，為傳送數(shù)據(jù)作準(zhǔn)備。T3狀態(tài)：如果外部準(zhǔn)備好，則數(shù)據(jù)穩(wěn)定在總線(xiàn)上。T4狀態(tài)：讀寫(xiě)總線(xiàn)上的數(shù)據(jù)，總線(xiàn)周期結(jié)束。時(shí)鐘周期：微處理器的最小定時(shí)單位，它由主頻決定。指令周期：一條指令從取出到執(zhí)行完畢所需要的時(shí)間。機(jī)器周期：完成一個(gè)獨(dú)立的操作所需時(shí)間。第二十頁(yè)，共九十頁(yè)，2022年，8月28日

8086/8088總線(xiàn)時(shí)序（讀）T1T2T3TwT4地址輸出(A19-A16)高：讀內(nèi)存低：讀I/O狀態(tài)輸出（S6—S3）地址輸出(A15-A0)數(shù)據(jù)輸入（D15—D0）BHE輸出S7（無(wú)意義）CLKM/IOA19/S6-A16/S3AD15-AD0BHE/S7ALERDDT/RDEN8086最小模式下的讀總線(xiàn)周期第二十一頁(yè)，共九十頁(yè)，2022年，8月28日

總線(xiàn)時(shí)序（寫(xiě)）8086最小模式下的寫(xiě)總線(xiàn)周期第二十二頁(yè)，共九十頁(yè)，2022年，8月28日課堂提問(wèn):哪兩種地址合成物理地址?下列合成物理地址是否正確?是發(fā)生在取指令或執(zhí)行指令?1.CS:SP2.DS:DI3.DS:IP4.SS:SP計(jì)算下列物理地址:1.1000H:1234H=? 2.A200H:12CFH=? 3.A000H:?=A0123H 4.?:CD21H=32D21H第二十三頁(yè)，共九十頁(yè)，2022年，8月28日80486微處理器

特點(diǎn)：采用精簡(jiǎn)RISC指令技術(shù)芯片含有8K內(nèi)部CACHE芯片含有80387協(xié)處理器采用猝發(fā)式總線(xiàn)技術(shù)性能：外部數(shù)據(jù)、地址總線(xiàn)：32位最大工作頻率：133M流水線(xiàn)：5級(jí)邏輯地址空間：64T物理地址空間：4G第二十四頁(yè)，共九十頁(yè)，2022年，8月28日80486的內(nèi)部結(jié)構(gòu)

寄存器組ALU段控制管理PLA頁(yè)控制管理TLBCACHE管理8K浮點(diǎn)運(yùn)算FPU控制部件ROM指令譯碼指令隊(duì)列地址驅(qū)動(dòng)數(shù)據(jù)緩沖數(shù)據(jù)收發(fā)總線(xiàn)控制地址總線(xiàn)數(shù)據(jù)總線(xiàn)控制總線(xiàn)第二十五頁(yè)，共九十頁(yè)，2022年，8月28日ALU：定點(diǎn)數(shù)運(yùn)算和邏輯運(yùn)算部件（80386）FPU：浮點(diǎn)數(shù)運(yùn)算部件（80387協(xié)處理器）PLA、TLB：面向多用戶(hù)（虛地址）的存儲(chǔ)器段管理和頁(yè)管理部件CACHE：高速緩存其它與8086/8088部分相同

指令碼流：CACHE（或內(nèi)存）、指令隊(duì)列、指令譯碼。物理地址：段址+偏址、由段管理產(chǎn)生線(xiàn)性地址。線(xiàn)性地址由頁(yè)管理產(chǎn)生物理地址。數(shù)據(jù)流：CACHE（或內(nèi)存）、直接進(jìn)入運(yùn)算器。80486的內(nèi)部結(jié)構(gòu)

第二十六頁(yè)，共九十頁(yè)，2022年，8月28日80486寄存器結(jié)構(gòu)第二十七頁(yè)，共九十頁(yè)，2022年，8月28日寄存器特點(diǎn)1.通用寄存器和標(biāo)志寄存器都擴(kuò)展到32位，在原16位基礎(chǔ)上前面加E。數(shù)據(jù)寄存器可進(jìn)行8位、16位和32位操作。2.段寄存器仍為16位，但增加兩個(gè)數(shù)據(jù)段寄存器FS和GS3.增加三個(gè)控制寄存器CR0、CR2和CR3（無(wú)CR1）。4.系統(tǒng)地址寄存器與80286類(lèi)似。第二十八頁(yè)，共九十頁(yè)，2022年，8月28日系統(tǒng)表寄存器GDTR全局描述表寄存器LDTR局部描述表寄存器IDIR中斷描述表寄存器TR任務(wù)寄存器功能：在保護(hù)模式下分別指出對(duì)應(yīng)的描述表在存儲(chǔ)器中的起始地址及占存儲(chǔ)單元數(shù)。第二十九頁(yè)，共九十頁(yè)，2022年，8月28日GDTR與GDT表GDTR長(zhǎng)度為48位的寄存器。其中32位用作指出表在存儲(chǔ)器中的基地址，16位為該表所占的主存空間的大小。它們分別被稱(chēng)為基址字段和邊界字段基址字段邊界字段主存描述符1描述符2描述符N015031GDTRGDT表第三十頁(yè)，共九十頁(yè)，2022年，8月28日標(biāo)志寄存器VM

虛擬方式位：在保護(hù)方式下，VM=1使80386工作在虛擬8086方式。VM位只能在保護(hù)方式下由IRET指令（當(dāng)前特權(quán)級(jí)=0）或在任何特權(quán)級(jí)下由任務(wù)切換設(shè)置使VM=1而進(jìn)入虛擬8086方式。RF

恢復(fù)標(biāo)志：RF標(biāo)志位與調(diào)試寄存器的斷點(diǎn)或單步操作一起使用。當(dāng)調(diào)試失敗后，利用RF標(biāo)志（使RF=1）強(qiáng)迫使程序恢復(fù)執(zhí)行，當(dāng)程序順序執(zhí)行時(shí)該標(biāo)志位自動(dòng)清0（RF=0）。第三十一頁(yè)，共九十頁(yè)，2022年，8月28日2.480386~Pentium三種工作模式

1.實(shí)地址模式

系統(tǒng)啟動(dòng)后，80386/486自動(dòng)進(jìn)入實(shí)地址方式。在此方式下，采用類(lèi)似于8086的體系結(jié)構(gòu)，80386/486在實(shí)地址方式下的主要特點(diǎn)如下：尋址方式、存儲(chǔ)器管理、中斷處理與8086一樣.操作數(shù)默認(rèn)長(zhǎng)度為16位，但允許訪(fǎng)問(wèn)32位寄存器（在指令前加前綴）。不用虛擬地址，最大地址范圍仍限于1MB，只采用分段方式，每段最大64KB。80386的4特權(quán)級(jí)，在實(shí)地址方式下，程序在最高級(jí)0級(jí)上執(zhí)行，80386指令集除少數(shù)指令外，絕大多數(shù)指令在實(shí)地址方式下都有效。存儲(chǔ)器中保留兩個(gè)固定的區(qū)域，一個(gè)是初始化程序區(qū)FFFF0H~FFFFFH，另一個(gè)為中斷向量表00000H~003FFH。第三十二頁(yè)，共九十頁(yè)，2022年，8月28日…10000H00000H10000H1F000H1FFFFHF000H段寄存器:CS,SS,DS,ES偏移:(IP,,BP,BX,DI,SI)邏輯地址:1000H:F000H物理地址=1000H*16+F000H=1F000H實(shí)地址模式最大地址范圍:1MB每段最大64KB第三十三頁(yè)，共九十頁(yè)，2022年，8月28日2.保護(hù)地址模式所謂保護(hù)是指在執(zhí)行多任務(wù)操作時(shí)，對(duì)不同任務(wù)使用的虛擬存儲(chǔ)器空間進(jìn)行完全的隔離，保護(hù)每個(gè)任務(wù)順利執(zhí)行。在保護(hù)方式下，80386/486具有如下特點(diǎn)：1．存儲(chǔ)器采用虛擬地址空間、線(xiàn)性地址空間和物理地址空間三種方式來(lái)描述。2．強(qiáng)大的尋址空間。在保護(hù)方式下，可以尋址的空間大至64TB（246）（虛擬地址）。3．使用4級(jí)保護(hù)功能，可實(shí)現(xiàn)程序與程序、用戶(hù)與用戶(hù)、用戶(hù)與操作系統(tǒng)之間的隔離和保護(hù)，為多任務(wù)操作系統(tǒng)提供優(yōu)化支持。4．在保護(hù)方式下，80386/486既可以進(jìn)行16位操作，又可進(jìn)行32位操作。第三十四頁(yè)，共九十頁(yè)，2022年，8月28日3.虛擬8086方式所謂虛擬8086模式是指一個(gè)多任務(wù)的環(huán)境，即模擬多個(gè)8086的工作方式。虛擬8086方式的主要特點(diǎn)如下：1．可執(zhí)行原來(lái)采用8086書(shū)寫(xiě)的應(yīng)用程序。2．段寄存器的用法與實(shí)地址方式一樣。3．可以使用分頁(yè)方式，將1MB分為256個(gè)頁(yè)面，每頁(yè)4KB。4．在虛擬8086方式中，應(yīng)用程序在最低特權(quán)級(jí)3級(jí)上運(yùn)行，因此80386指令系統(tǒng)中的特權(quán)指令不能使用。第三十五頁(yè)，共九十頁(yè)，2022年，8月28日4.實(shí)地址模式與V86模式區(qū)別1．內(nèi)存管理方式不同：實(shí)地址方式只采用分段管理，而不采用分頁(yè)管理，而虛擬8086方式既分段又分頁(yè)。2．存儲(chǔ)空間不同：實(shí)地址下的最大尋址空間為1MB，而虛擬8086方式下每個(gè)任務(wù)盡管最大1MB，但可以在整個(gè)內(nèi)存空間浮動(dòng)，因此V86方式實(shí)際尋址空間為4GB。3．保護(hù)機(jī)制不同：實(shí)地址方式下無(wú)保護(hù)機(jī)制，而虛擬8086方式既可以運(yùn)行8086程序，又支持多任務(wù)操作，這就解決了80286保護(hù)方式既要維持保護(hù)機(jī)制，又要運(yùn)行8086程序的矛盾。如在Windows下多次雙擊MS-DOS即運(yùn)行多個(gè)DOS程序（8086程序）。第三十六頁(yè)，共九十頁(yè)，2022年，8月28日4.三種地址描述方法1.線(xiàn)性地址空間：指示由段轉(zhuǎn)換得到地址

232字節(jié)=4GB2.物理地址空間：指示實(shí)際內(nèi)存地址

232字節(jié)=4GB3.虛擬地址空間：指示通過(guò)所有段描述符描述的整個(gè)地址空間（包括超出物理地址的部分）

段描述符個(gè)數(shù)最大段大小

=214232字節(jié)=246字節(jié)=64TB

第三十七頁(yè)，共九十頁(yè)，2022年，8月28日

保護(hù)方式下80386物理地址形成分為兩步進(jìn)行,首先將48位邏輯地址轉(zhuǎn)換成32位線(xiàn)性地址，再將32位線(xiàn)性地址轉(zhuǎn)換成32位物理地址。分段：將邏輯地址轉(zhuǎn)換成線(xiàn)性地址的過(guò)程稱(chēng)為分段，由分段部件SU完成。(分段的方法與80286通過(guò)描述符尋找段基地址方法一樣。)分頁(yè)：將線(xiàn)性地址轉(zhuǎn)換成物理地址的過(guò)程稱(chēng)為分頁(yè)，由分頁(yè)部件PU完成。分頁(yè)是32位處理器獨(dú)有的，通過(guò)兩次頁(yè)轉(zhuǎn)換完成分頁(yè)功能。80386~Pentium物理地址形成第三十八頁(yè)，共九十頁(yè)，2022年，8月28日一個(gè)程序由多模塊組成，組成程序的模塊大小可以各不相同，但每一個(gè)模塊都是一個(gè)特定功能的獨(dú)立的程序段，都以該段的起點(diǎn)為0相對(duì)編址。當(dāng)某一程序段（模塊）從輔存調(diào)入主存，只要由系統(tǒng)賦予該段一個(gè)基址，就可以把基址和每個(gè)單元在段內(nèi)的相對(duì)位移量組合起來(lái)，形成這些單元在主存中各自的實(shí)際地址。段式存儲(chǔ)器把虛擬空間按比例分配，各段的大小不定，因此特別適合這種編程方法。地址映象與變換第三十九頁(yè)，共九十頁(yè)，2022年，8月28日模塊2模塊1模塊0模塊31KB02KB6KB0.5KB1KB3KB3KB程序A空間基址界限訪(fǎng)問(wèn)控制段表圖1.3段式存儲(chǔ)器的地址映像8KB6KB3KB1.5KB1KB0主存空間第四十頁(yè)，共九十頁(yè)，2022年，8月28日邏輯地址（48位）段選擇子偏移量（32位）索引TIRPL15…43210被選中的段描述符全局描述符表局部描述符表32位段基地址32位線(xiàn)性地址+TI=0TI=1共8K個(gè)描述符被選中的段描述符共8K個(gè)描述符+GDT首地址+LDT首地址×8×8如MOVEAX，[12345678]邏輯地址為DS:[12345678]1.分段示意圖第四十一頁(yè)，共九十頁(yè)，2022年，8月28日RPL

請(qǐng)求特權(quán)級(jí)（0,1位共兩位），構(gòu)成了選擇子的特權(quán)（0—3），其中0為最高級(jí)，3最低。TI

描述符表指示器，表示選擇子選擇了哪一個(gè)描述符表。TI=0，選擇全局描述符表（GDT），TI=1，表示選擇了局部描述符表（LDT）。索引位15—3共13位形成描述符所在地址的索引，對(duì)于每一個(gè)描述符表可指示213（8K）個(gè)描述符。索引TIRPL15143210段選擇子第四十二頁(yè)，共九十頁(yè)，2022年，8月28日段描述符與段描述符表（1）段描述符格式一個(gè)段描述符由8個(gè)字節(jié)組成，其基本格式如圖所示。段描述符是位于主存中的一種數(shù)據(jù)結(jié)構(gòu)，由系統(tǒng)程序創(chuàng)建，它為處理器提供段的基本信息。第四十三頁(yè)，共九十頁(yè)，2022年，8月28日0AVLS段界限19～16TYPED/BDPL基址31～24GP基址23～16基址15～8基址7～0段界限15～8段界限7～001234567D7D0圖1.5段描述符的基本格式段描述符的第2~4和第7字節(jié)組成了32位的基址字段，這個(gè)基址可以訪(fǎng)問(wèn)4G（232）字節(jié)的主存空間；第0、1字節(jié)和第6字節(jié)的低4位是20位的段界限字段，該字段的值決定了段的長(zhǎng)度，而該字段的值的單位由“G”位決定；第5字節(jié)、第6字節(jié)的高4位是訪(fǎng)問(wèn)控制字段，段的所有屬性信息都包含在這12個(gè)位中。“G”位稱(chēng)作粒度位，用來(lái)確定段界限所使用的長(zhǎng)度單位。當(dāng)G=0時(shí)，段的長(zhǎng)度以一個(gè)字節(jié)為單位；當(dāng)G=1時(shí)，段的長(zhǎng)度以4K（212）字節(jié)為單位?！癙”位是存在位，P=0表示該段不在主存中；P=1表示該段在主存中?！癆VL”位是用戶(hù)的操作系統(tǒng)可用位。第四十四頁(yè)，共九十頁(yè)，2022年，8月28日“D/B”位。在代碼段，該位稱(chēng)為“D”位。當(dāng)D=1時(shí)，采用32位操作數(shù)和32位尋址方式，反之，采用16位操作數(shù)和16位尋址方式。在數(shù)據(jù)段，該位稱(chēng)為“B”位，當(dāng)B=1時(shí)，PUSH，POP，CALL都使用ESP寄存器，且上限為FFFFFFFFH，反之，使用SP寄存器且上限為FFFFH。第6字節(jié)的D5位必須是0，以便與將來(lái)的處理器兼容。例：某一模塊的段描述符中，段界限為FFFFH，基址為10000000H，G=0，求該模塊存放于主存中的位置。解：因?yàn)镚=0，所以該模塊長(zhǎng)度為1000FFFFH字節(jié)，它在主存中的地址范圍為10000000H~1000FFFFH。RCE=1AWEDE=0S=1DPLP圖1.6TYPE類(lèi)型字段中的各位定義第四十五頁(yè)，共九十頁(yè)，2022年，8月28日已知:GDT和LDT的首地址分別為55600000H和00013000H，F(xiàn)S=000BHCR3=00013000H,ESI=0000125AH，內(nèi)存有關(guān)數(shù)據(jù)如圖所示。執(zhí)行指令MOVEAX，F(xiàn)S:[ESI]，求：1.PE=0(實(shí)模式)時(shí)源操作對(duì)應(yīng)的物理地址及EAX中的值2.PE=1且PG=0(保護(hù)模式不分頁(yè))時(shí)源操作對(duì)應(yīng)的物理地址及EAX中的值

(PE,PG為控制寄存器CR0的保護(hù)模式和分頁(yè)允許位)例.32位處理器尋址第四十六頁(yè)，共九十頁(yè)，2022年，8月28日分析:

指令MOVEAX,FS:[ESI]指示的數(shù)據(jù)使用FS段，在保護(hù)方式下為段選擇子

FS=000BH=0000000000001011B，即TI=0，因此選中GDT表，RPL=11，為用戶(hù)程序請(qǐng)求段，索引值==0000000000001B，偏移地址=ESI=0000125AH。1.PE=0處理器工作在實(shí)地址方式，物理地址=段地址*16+偏移地址=000B0H+125AH=0130AH，EAX中的值即為該地址指示的4個(gè)單元中的數(shù)據(jù)，故EAX=49102512H。2.PE=1且PG=0即不分頁(yè)的保護(hù)方式，因此,使用段描述符找段基地址：段描述符地址=GDT首地址(GDTR中)+索引值*8=55600000H+0008H=55600008H故：段描述符=01444900700001FFH，其中段基地址=01007000H，因此物理地址=線(xiàn)性地址（PG=0）=段基地址+偏移地址=0100825AH，EAX=12009966H例解已知:

GDT的首地址:55600000H,LDT的首地址00013000H，F(xiàn)S=000BHCR3=00013000H,ESI=0000125AH第四十七頁(yè)，共九十頁(yè)，2022年，8月28日(EAX)60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H例圖示:段描述符60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H頁(yè)目錄表項(xiàng)頁(yè)表項(xiàng)物理地址1.2第四十八頁(yè)，共九十頁(yè)，2022年，8月28日2.頁(yè)式存儲(chǔ)器地址映象與變換

頁(yè)式存儲(chǔ)器把主存空間和輔存空間都分別劃分為多個(gè)相同尺寸的定長(zhǎng)塊。每塊稱(chēng)作一頁(yè)（又稱(chēng)頁(yè)面、頁(yè)框等），并按順序編號(hào)。微處理器把頁(yè)面尺寸定為4KB（212）。在頁(yè)式存儲(chǔ)器中，每個(gè)任務(wù)都有頁(yè)表作為線(xiàn)性空間映像到物理空間的中介。如圖所示,編寫(xiě)的程序A由4頁(yè)組成組成頁(yè)表的行稱(chēng)作頁(yè)表項(xiàng)，頁(yè)表項(xiàng)主要由頁(yè)面基址和屬性位組成，頁(yè)式存儲(chǔ)器通過(guò)頁(yè)表項(xiàng)對(duì)頁(yè)面進(jìn)行管理。頁(yè)表本身也是一頁(yè)，且存儲(chǔ)在主存中。第四十九頁(yè)，共九十頁(yè)，2022年，8月28日虛頁(yè)號(hào)主存空間…0頁(yè)1頁(yè)2頁(yè)3頁(yè)0123實(shí)頁(yè)號(hào)控制信息位程序A空間頁(yè)表圖頁(yè)式存儲(chǔ)器的地址映像第五十頁(yè)，共九十頁(yè)，2022年，8月28日80386~P4頁(yè)式存儲(chǔ)器的4GB（232）的線(xiàn)性空間被分為220個(gè)頁(yè)面，所以需要有220個(gè)頁(yè)表項(xiàng)對(duì)其進(jìn)行管理(需4MB空間)，顯然，一張頁(yè)表是無(wú)法容納下這么多頁(yè)表項(xiàng)的。80386~P4微處理器采用二級(jí)頁(yè)表方法對(duì)頁(yè)面進(jìn)行管理，第1級(jí)頁(yè)表稱(chēng)作頁(yè)表目錄，頁(yè)表目錄的頁(yè)表項(xiàng)指明第2級(jí)頁(yè)表中各頁(yè)表的地址。這樣，虛頁(yè)號(hào)就被分為頁(yè)表目錄和頁(yè)表兩部分，其地址變換如圖所示。頁(yè)目錄表(常駐內(nèi)存)和頁(yè)表(需要時(shí)調(diào)入)都存放在主存中，頁(yè)表目錄表的基址由控制寄存器CR3的高20位（31~12）*212指定，低12位默認(rèn)為全0。80386~P4采用兩級(jí)頁(yè)表的理由：第五十一頁(yè)，共九十頁(yè)，2022年，8月28日?qǐng)D頁(yè)式存儲(chǔ)器的地址變換邏輯地址（虛地址）選擇子段內(nèi)偏移4532310頁(yè)表頁(yè)表目錄…頁(yè)表索引頁(yè)表目錄索引頁(yè)內(nèi)偏移線(xiàn)性地址………物理地址（實(shí)地址）頁(yè)內(nèi)偏移實(shí)頁(yè)號(hào)段描述符表第五十二頁(yè)，共九十頁(yè)，2022年，8月28日R/wPU/SPWTPCDAD00LAIAV頁(yè)面基址10234567891131…12圖1380386的頁(yè)表項(xiàng)格式1.頁(yè)表項(xiàng)由32位組成，其中高20位是頁(yè)面基址，頁(yè)表中的該字段就是頁(yè)號(hào)，在頁(yè)目錄表中，頁(yè)面基址*212=相應(yīng)頁(yè)表的首址；2.低12位用來(lái)說(shuō)明頁(yè)（頁(yè)表）的控制狀態(tài)信息，“P”是存在位，當(dāng)P=1時(shí)，表示該頁(yè)在主存中。在地址變換過(guò)程中，若發(fā)現(xiàn)P=0，則表示需立即訪(fǎng)問(wèn)的頁(yè)不在主存，這種情形稱(chēng)作頁(yè)面失效（頁(yè)面故障）。3.兩級(jí)頁(yè)表中的頁(yè)表項(xiàng)的作用雖然不同，但格式卻完全一樣，如圖13所示。頁(yè)目錄和頁(yè)描述符(頁(yè)表項(xiàng))及其控制作用

第五十三頁(yè)，共九十頁(yè)，2022年，8月28日分頁(yè)示意圖00013000H+0010H=000013010H32位線(xiàn)性地址DIR（頁(yè)目錄)3122+頁(yè)目錄地址頁(yè)目錄表基址+頁(yè)表基地址頁(yè)描述符地址頁(yè)表頁(yè)目錄表310310+物理地址頁(yè)基地址主存儲(chǔ)器CR0CR2CR3控制寄存器31010位10位12位4K頁(yè)框×4×4頁(yè)描述符頁(yè)目錄描述符每個(gè)描述符有4字節(jié)每個(gè)描述符有4字節(jié)共有1K個(gè)描述符共有1K個(gè)描述符低地址高地址

PAGE(頁(yè))

OFFSET(頁(yè)內(nèi)偏移量)211211103210

0010H55600040H55600000H+20H=55600020H000060B6H00006000H+25AH=0000625AH061A9936H->EAX線(xiàn)性地址=0100825AH=00000001000000001000

001001011010B第五十四頁(yè)，共九十頁(yè)，2022年，8月28日線(xiàn)性地址=0100825AH=00000001000000001000

001001011010B，其中：頁(yè)目錄索引=0000000100B，頁(yè)索引=0000001000B，頁(yè)內(nèi)偏移量=001001011010

B(1）找頁(yè)目錄描述符（目的求頁(yè)表基地址）頁(yè)目錄描述符地址=頁(yè)目錄表基地址（CR3）+頁(yè)目錄索引*4=00013000H+0010H=000013010H，頁(yè)目錄項(xiàng)（描述符）=55600040H，因此頁(yè)表基地址=55600000H。（2）找頁(yè)描述符（目的求頁(yè)的基地址）頁(yè)描述符地址=頁(yè)表基地址+頁(yè)索引*4=55600000H+20H=55600020H頁(yè)描述符=000060B6H，因此頁(yè)基地址=00006000H（3）合成物理地址（頁(yè)基地址+頁(yè)內(nèi)偏移量）物理地址=頁(yè)基地址+頁(yè)內(nèi)偏移量=00006000H+25AH=0000625AHEAX=061A9936H（完）例解:第五十五頁(yè)，共九十頁(yè)，2022年，8月28日(EAX)60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H例圖示:段描述符60H00H00H13H40H55600008HFFH01H00H70H00H49H44H01H66H:00HB6H55600005H5560000AH5560000EH55600020H03H16H09H:40H17H00H00H60H55H01001360H25H10H:33H44H11H66H99H00H12H36H99H1AH06H:16H40H00H60H55H66H99H00H12H25H10H49H33H::01008259H0100825AH0100825EH0100826DH::00006258H0000625AH00001307H0001300FH01008268H00H01H02H:0000130AH00013010H00013013H頁(yè)目錄表項(xiàng)頁(yè)表項(xiàng)物理地址1.2第五十六頁(yè)，共九十頁(yè)，2022年，8月28日一、Pentium主要特點(diǎn)1．與X86兼容2．RISC型超標(biāo)量結(jié)構(gòu)即微處理器內(nèi)具有多個(gè)指令單元，多條指令流水線(xiàn)。3．高性能浮點(diǎn)運(yùn)算部件4．雙重分離Cache5．增加錯(cuò)誤檢測(cè)與報(bào)告分析功能6．64位外部數(shù)據(jù)總線(xiàn)7．分支指令預(yù)測(cè)8．常用指令固化及微代碼改進(jìn)9．增加系統(tǒng)管理方式

2.5Pentium微處理器第五十七頁(yè)，共九十頁(yè)，2022年，8月28日Pentium微處理器是由總線(xiàn)接口部件、代碼、數(shù)據(jù)Cache、分支目標(biāo)緩沖器、控制ROM部件、預(yù)取緩沖存儲(chǔ)器、指令譯碼部件、整數(shù)運(yùn)算部件、整數(shù)和浮點(diǎn)數(shù)寄存器及浮點(diǎn)運(yùn)算部件等11個(gè)功能部件組成(如圖所示)。二、

Pentium處理器內(nèi)部結(jié)構(gòu)第五十八頁(yè)，共九十頁(yè)，2022年，8月28日總線(xiàn)接口部件分支目標(biāo)緩沖器TLB代碼Cache8KB預(yù)取地址預(yù)取緩沖存儲(chǔ)器指令譯部件256位控制部件地址生成（U流水線(xiàn)）地址生成（V流水線(xiàn)）整數(shù)寄存器組ALU（U流水線(xiàn)）ALU（V流水線(xiàn)）桶形移位器數(shù)據(jù)CacheTLB8KB32位32位32位32位32位32位分頁(yè)部件64位數(shù)據(jù)總線(xiàn)32位地址總線(xiàn)控制32位地址總線(xiàn)64位數(shù)據(jù)總線(xiàn)控制ROM控制寄存器組加法器除法器乘法器浮點(diǎn)部件80位80位圖1.5Pentium微處理器邏輯框圖PFD1D2EXWBX1,X2,WF,ER第五十九頁(yè)，共九十頁(yè)，2022年，8月28日(1)整數(shù)處理部件

Pentium微處理器具有兩條整數(shù)指令流水線(xiàn)，分別稱(chēng)為U流水線(xiàn)和V流水線(xiàn)。每條流水線(xiàn)分為5級(jí)，分別為指令預(yù)?。≒F）、首次譯碼(D1）、指令譯碼2（D2）、指令執(zhí)行（EX）和寫(xiě)回寄存器（WB）。每條指令完成一個(gè)流水級(jí)后，就會(huì)進(jìn)入下一級(jí)，以便讓指令隊(duì)列中的下一條指令進(jìn)入該級(jí)。(2)浮點(diǎn)處理部件

浮點(diǎn)部件FPU擁有專(zhuān)用的加法單元、乘法單元和除法單元。微處理器中的浮點(diǎn)操作被高度流水線(xiàn)化，并與整數(shù)流水線(xiàn)集成在一起。浮點(diǎn)流水線(xiàn)由8個(gè)獨(dú)立的流水級(jí)組成，即指令預(yù)?。≒F）、指令譯碼1（D1）、指令譯碼2（D2）、取操作數(shù)（EX）、執(zhí)行1（X1）、執(zhí)行2（X2）、結(jié)果寫(xiě)回（WF）和錯(cuò)誤報(bào)告（ER）。(3)分離型Cache

Pentium具有兩個(gè)整數(shù)ALU，兩個(gè)獨(dú)立的雙路相聯(lián)8KB代碼Cache和8KB數(shù)據(jù)Cache第六十頁(yè)，共九十頁(yè)，2022年，8月28日三、Pentium的寄存器1.通用寄存器2.段寄存器CS,DS,SS,ES,FS和GS第六十一頁(yè)，共九十頁(yè)，2022年，8月28日3.標(biāo)志寄存器第六十二頁(yè)，共九十頁(yè)，2022年，8月28日4.控制寄存器CR0~4第六十三頁(yè)，共九十頁(yè)，2022年，8月28日1.控制寄存器CR0第六十四頁(yè)，共九十頁(yè)，2022年，8月28日2.控制寄存器CR3第六十五頁(yè)，共九十頁(yè)，2022年，8月28日3.控制寄存器CR4第六十六頁(yè)，共九十頁(yè)，2022年，8月28日四、Pentium的工作模式實(shí)地址模式

-1MB空間，分段管理，全在0級(jí)保護(hù)模式-存儲(chǔ)器采用虛擬地址空間、線(xiàn)性地址空間和物理地址空間,三種方式來(lái)描述-虛擬地址空間64TB（246）-4級(jí)管理，可以使用分頁(yè)技術(shù)虛擬8086模式系統(tǒng)管理模式（電源管理及為操作系統(tǒng)和正在運(yùn)行的應(yīng)用程序提供安全）第六十七頁(yè)，共九十頁(yè)，2022年，8月28日(1)PentiumPro主要特點(diǎn)1．高度集成：核心550萬(wàn)只管子，Cache1550萬(wàn)只管子2．三條指令執(zhí)行部件，14級(jí)超級(jí)流水線(xiàn)3．雙重分離Cache增大：8KB兩路相關(guān)指令Cache,8KB四路相關(guān)數(shù)據(jù)Cache。4．二級(jí)cache

達(dá)256KB與微處理器相聯(lián)5．動(dòng)態(tài)分支預(yù)測(cè)及推理執(zhí)行6．工藝更加先進(jìn)：2.9V,0.6微米結(jié)構(gòu)注:

PentiumPro主要用于服務(wù)器，不用于PC五、Pentium處理器的主要特點(diǎn)第六十八頁(yè)，共九十頁(yè)，2022年，8月28日1．雙重獨(dú)立總線(xiàn)結(jié)構(gòu)2．多重跳轉(zhuǎn)分支預(yù)測(cè)3．?dāng)?shù)據(jù)流分析4．指令推測(cè)執(zhí)行5．集成MMX技術(shù)（含57條MMX指令）6．內(nèi)核采用P6結(jié)構(gòu)（故內(nèi)部有三條指令流水線(xiàn)，每要具有14級(jí)），一個(gè)時(shí)鐘可執(zhí)行三條簡(jiǎn)單指令7．內(nèi)部Cache增加：一級(jí)cache兩個(gè)16KB大小二級(jí)cache512KB8．封裝形式首次采用Slot1(之前全為SocketPGA式）(2)PentiumII主要特點(diǎn)第六十九頁(yè)，共九十頁(yè)，2022年，8月28日1.主頻450MHz以上~1GHz2.總線(xiàn)頻率100MHz/133MHz3.新增加70條SSE指令V供電，0.25微米工藝制造5.32KB~128KB的L1以主頻速度工作，512KB的L2以主頻一半速度工作6.先采用Slot1,后改為Soket370針(2)PentiumIII主要特點(diǎn)第七十頁(yè)，共九十頁(yè)，2022年，8月28日(3)Pentium4的主要特點(diǎn)(全新架構(gòu)—非P6)：1.主頻1.4GHZ~10GHz,外頻100MHz，前端系統(tǒng)總線(xiàn)頻率400MHZ,使外部帶寬達(dá)3.2GB/S,封裝改回Socket：1.5GHz以下423針(0.18um),1.7GHz開(kāi)始采用478針（0.13um)2.具有20級(jí)超級(jí)流水線(xiàn)3.高效亂序執(zhí)行4.內(nèi)有高速執(zhí)行引擎（ALU倍速工作）,一個(gè)時(shí)鐘可執(zhí)行6條簡(jiǎn)單指令使1.4GHz的Pentium4運(yùn)算速度達(dá)2.8GHz5.新型片上Cache：除了8KB/16KB數(shù)據(jù)L1和256KBL2外，還加12KBL1的TraceCache存儲(chǔ)X86解碼后生成的微操作指令。6.在SSE基礎(chǔ)上增加144條SIMD指令(SSE2)7.1.7V供電，0.18微米工藝制造，很快0.13微米8.CPU功耗52W（故原來(lái)設(shè)計(jì)的電源不能用）升級(jí)沒(méi)戲第七十一頁(yè)，共九十頁(yè)，2022年，8月28日六.8086~Pentium系列

程序設(shè)計(jì)模型一臺(tái)實(shí)際的計(jì)算機(jī)雖然很復(fù)雜,但從程序設(shè)計(jì)的角度,并不需要了解處理器內(nèi)部的復(fù)雜結(jié)構(gòu).8086~Pentium系列程序設(shè)計(jì)模型,主要包括在編程時(shí)能夠使用的CPU內(nèi)部可見(jiàn)寄存器.可見(jiàn)寄存器是指直接被程序的指令訪(fǎng)問(wèn)的.不可見(jiàn)寄存器是指通過(guò)操作系統(tǒng)訪(fǎng)問(wèn)和處于保護(hù)模式下工作的存儲(chǔ)器.一、可見(jiàn)寄存器第七十二頁(yè)，共九十頁(yè)，2022年，8月28日SIDIBPSPDHDLCHCLBHBLAHAL8位寄存器名16位寄存器名32位寄存器名EAX累加器AXFLAGSIPFSGSESSSDSCSEBXECXEDXESPEDIESIEBP基址BX計(jì)數(shù)器CX數(shù)據(jù)DX棧指針基址指針目標(biāo)變址源變址EIPEFLAGS指令指針標(biāo)志代碼段數(shù)據(jù)段堆棧段附加段8086~8028680386~Pentium可使用8,16,32位寄存器第七十三頁(yè)，共九十頁(yè)，2022年，8月28日CPAZSTIDOIOP0IOP1NTRFVMACVIFVIPID31212019181716141312111098764208086/8088/80186/801888028680386/80386DX80486SXPentium/PentiumⅡ二、標(biāo)志寄存器LAGS第七十四頁(yè)，共九十頁(yè)，2022年，8月28日2.3.6高速緩沖存儲(chǔ)器CACHE

■高速緩存原理Cache主要是解決訪(fǎng)問(wèn)內(nèi)存影響系統(tǒng)速度的瓶頸問(wèn)題。1G主頻的CPU執(zhí)行指令的時(shí)間:1ns。

CPU訪(fǎng)問(wèn)內(nèi)存的時(shí)間：10ns左右。為了減少CPU等待訪(fǎng)問(wèn)內(nèi)存的時(shí)間，在486之后的CPU增加了CACHE部件。Cache有一級(jí)、二級(jí)、三級(jí)之分；數(shù)據(jù)與指令一體、數(shù)據(jù)與指令分體之分。第七十五頁(yè)，共九十頁(yè)，2022年，8月28日CPUCACHE1

（L1）內(nèi)存指令數(shù)據(jù)■單級(jí)/二級(jí)高速緩存CPUCACHE1

（L1）CACHE2

（L2）內(nèi)存指令數(shù)據(jù)第七十六頁(yè)，共九十頁(yè)，2022年，8月28日■分離高速緩存CACHE1

（L1）內(nèi)存指令數(shù)據(jù)CPUCACHE1

（L1）CACHE1

（L2）指令數(shù)據(jù)CACHE1

（L2）第七十七頁(yè)，共九十頁(yè)，2022年，8月28日■Cache有關(guān)概念CPU通過(guò)地址訪(fǎng)問(wèn)Cache，若數(shù)據(jù)或指令在Cache則命中。否則訪(fǎng)問(wèn)內(nèi)存，并重裝Cache中的數(shù)據(jù)。Cache容量越大命中率越高，但成本大。一般Cache與內(nèi)存容量的比為