實(shí)驗(yàn)七全差分運(yùn)放的仿真方法

關(guān)于實(shí)驗(yàn)七全差分運(yùn)放的仿真方法第一頁，共十三頁，2022年，8月28日1、了解和掌握全差分運(yùn)放的各項(xiàng)指標(biāo)的仿真方法。2、對全差分運(yùn)放的各指標(biāo)進(jìn)行仿真，給出各指標(biāo)的仿真結(jié)果。目標(biāo)第二頁，共十三頁，2022年，8月28日Vdd=3.3V提示：進(jìn)行仿真之前，對該基本運(yùn)放進(jìn)行直流掃描，確定工作點(diǎn)。本次實(shí)驗(yàn)課使用的運(yùn)放第三頁，共十三頁，2022年，8月28日通過開環(huán)增益的仿真，我們將獲得以下運(yùn)放參數(shù)。開環(huán)增益：低頻工作時(shí)(<200Hz)，運(yùn)放開環(huán)放大倍數(shù)；增益帶寬積GBW：隨著頻率的上升，A0會開始下降，A0下降至0dB時(shí)的頻率即為GBW；相位裕度：為保證運(yùn)放工作的穩(wěn)定性，當(dāng)增益下降到0dB時(shí)，相位的移動應(yīng)小于180度，一般取余量應(yīng)大于60度，即相位的移動應(yīng)小于120度；仿真開環(huán)增益的電路如下頁所示。開環(huán)增益的仿真第四頁，共十三頁，2022年，8月28日V1為幅度為1，相位為0的交流信號。E0與E1為兩個壓控電壓源（VCVS），其增益分別為0.5與-0.5。e1net9net5VCVSnet7net16-0.5

.optionacout=0.probevdb(Vop,Von)vp(Vop,Von)開環(huán)增益的仿真第五頁，共十三頁，2022年，8月28日AC仿真結(jié)果示例第六頁，共十三頁，2022年，8月28日V2取幅度為1V且偏置于V0上的交流電壓源。對電路進(jìn)行AC分析。CMRR的值為:CMRR的幅值為=Vdb(Vop,Von)-Vdb(Vop)CMRR的相角為=Vp(Vop,Von)-Vp(Vop)CMRR的仿真第七頁，共十三頁，2022年，8月28日定義：PSRR可用下式表示：PSRR=20log[Av/(dVout/dVcc)]當(dāng)雙電源供電時(shí)，電路的參考點(diǎn)電位一般是零電位點(diǎn)（GND），此時(shí)應(yīng)分別給出正電源Vcc和負(fù)電源Vss的PSRR；而對單電源供電情況，電路的參考點(diǎn)電位一般是GND，此時(shí)只要給出電源電壓Vcc的PSRR即可。正電源電壓用PSRR+，負(fù)電源電壓用PSRR-表示。采用下頁電路對電路的PSRR進(jìn)行仿真。PSRR的仿真第八頁，共十三頁，2022年，8月28日電源對輸出的增益：V0為Vcc=3.3V，V2為幅度為1，相位為0的AC源。進(jìn)行AC分析PSRR的幅值：Vdb(Vop,Von)-Vdb(Vop)PSRR的相角：Vp(Vop,Von)-Vp(Vop)PSRR的仿真第九頁，共十三頁，2022年，8月28日定義：輸出阻抗是指運(yùn)放閉環(huán)應(yīng)用時(shí)的輸出阻抗，如果把閉環(huán)系統(tǒng)作為一個電壓源來看，則輸出阻抗即為該電壓源的源電阻。對I2進(jìn)行AC分析。Voutp的幅相頻特性，即為輸出阻抗的幅相頻特性。輸出阻抗的分析第十頁，共十三頁，2022年，8月28日轉(zhuǎn)換速率：表示大信號工作時(shí)運(yùn)放性能的一個重要參數(shù)，是運(yùn)放輸出電壓對時(shí)間的變化率。圖中，運(yùn)放構(gòu)成單位增益的反相放大器，輸入端的V3為PWL，用于施加差分輸入電壓。轉(zhuǎn)換速率仿真第十一頁，共十三頁，2022年，8月28日注意：實(shí)際的運(yùn)放指標(biāo)仿真，要帶上實(shí)際應(yīng)用中所要連接的的等效負(fù)載。有興趣的同學(xué)可以推導(dǎo)一下CMRR