計(jì)算機(jī)組成原理實(shí)驗(yàn)指導(dǎo)書(shū)

20122016版的實(shí)驗(yàn)教學(xué)大綱。學(xué)生應(yīng)在教師的指導(dǎo)下，深入鉆研內(nèi)容，通過(guò)課堂教學(xué)所學(xué)的內(nèi)容掌握整體計(jì)算機(jī)工作原理從而達(dá)到掌握設(shè)計(jì)CPU部件的一般方法。TEC—4計(jì)算機(jī)組成實(shí)驗(yàn)系統(tǒng)介T(mén)EC-4計(jì)算機(jī)組成實(shí)驗(yàn)系統(tǒng)由方教學(xué)儀器設(shè)備公司研制它是一個(gè)典型的計(jì)算機(jī)一、TEC—41ispLSI10161ispLSI1024實(shí)驗(yàn)臺(tái)上包括了1片在系統(tǒng)邊城ispLSI1032，學(xué)生可用它實(shí)現(xiàn)硬聯(lián)線控制器等多二、TEC—4<1>控制臺(tái)<2>數(shù)據(jù)通路<3>控制器<4>用戶(hù)自選器件試驗(yàn)區(qū)<5>時(shí)序電路<6>三、電源與外源模塊通過(guò)四個(gè)螺栓安裝在實(shí)驗(yàn)臺(tái)下面，它輸出+5V3A，內(nèi)置自恢220V市電。當(dāng)電源模塊輸出+5V時(shí)，點(diǎn)亮+5V紅時(shí)序發(fā)生器產(chǎn)生計(jì)算機(jī)模型所需的時(shí)序。時(shí)序電路由一個(gè)1MHZ晶體振蕩器、2片GAL22V10(U6和U7)組成，位于控制器的右邊。根據(jù)本機(jī)設(shè)計(jì)，執(zhí)行一條微指令需果四個(gè)節(jié)拍電位W1，W2，W3，W4，因此本機(jī)的基本時(shí)序如下：T3，T4既供微程序控制器使用，也供硬聯(lián)線控制器使用。W1，W2，W3，W4只供硬聯(lián)線4是數(shù)據(jù)通路總體圖，下面介紹圖中各主要部件的作用。ALU1ispLSI1024（U47）S2，S1，S0表 000001B010011100C保持不變。當(dāng)ALU-BUS=1時(shí)，運(yùn)算結(jié)果送往數(shù)據(jù)總線DBUS。加、減產(chǎn)生的進(jìn)位C（借位）與控C指示燈相連。DR1DR1DR2是運(yùn)算操作數(shù)寄存器，DR1ALUA數(shù)據(jù)口相連，DR2ALUB數(shù)據(jù)口相連。DR1DR2274HC298(U23,U24,U21,U22)組成。U23DR1的低四位，U24DR14位；U21DR24位，U22DR24M1=0LDDR1=1T3的下降沿，DR1AM1=1且LDDR1=1T3DR1接受來(lái)自數(shù)據(jù)總線DBUSM2=0且LDDR2=1T3的下降沿，DR2BM2=1且LDDR2=1時(shí)，T3的下降沿，DR2DBUS的數(shù)據(jù)。（R0，R1，R2，R3口控制讀操作，一個(gè)端口控制寫(xiě)操作，三個(gè)端口可同時(shí)操作。RD1，RD0B端口讀出的寄存器，RS1，RS0A端口讀出的寄存器；WR1，WR0選擇被寫(xiě)入的寄存器。WRD寄存器的數(shù)據(jù)寫(xiě)入由WR1，WR0選中的寄存器。A端口的數(shù)據(jù)直接送往操作數(shù)寄存器DR2，B端口的數(shù)據(jù)直接送往操作數(shù)寄存器DR1。B74HC24（U15允許B端口的數(shù)據(jù)送到數(shù)據(jù)總線DBUS上；當(dāng)RS-BUS#=1，B端口的數(shù)據(jù)送到數(shù)據(jù)DBUS。暫存寄存器暫存寄存器ER（U14）是1片74HC374，主要用于暫時(shí)保存運(yùn)算器的運(yùn)算結(jié)果。當(dāng)LDER=1T4的上升沿，將數(shù)據(jù)總線DBUS的數(shù)據(jù)打入暫存寄存器ER。ER的輸出RF，作為寫(xiě)入數(shù)據(jù)使用。開(kāi)關(guān)寄存器SW–BUS(U38)174HC244，用于將控制臺(tái)開(kāi)關(guān)SW7-SW0的數(shù)據(jù)送DBUSRS-BUS#=0SW7-SW0DBUS。雙端口器雙端口器由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機(jī)器，本機(jī)實(shí)際使用256字節(jié)。IDT7132兩個(gè)端口可同時(shí)進(jìn)行讀、寫(xiě)DBUS，可進(jìn)行讀、謝操作，右端口數(shù)據(jù)和指令系統(tǒng)INS連接，輸出到指令寄存器IR，作為只讀端口使用。器IDT7132有6個(gè)控制引腳：CEL#，LRW，OEL#，CER#，RRW，OER#。CEL#，LRW，OEL#控制左端口讀、寫(xiě)操作；CER#，RRW，OER#控制右端口讀、寫(xiě)操作。CEL#為左端口選擇引腳，低有效，為高時(shí)左端口操作；LRW為高時(shí)，左端口進(jìn)行讀操作，LRW為低時(shí)，左端口進(jìn)行寫(xiě)操作；OEL#為低時(shí)，將左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER#，RRW，OER#CEL#，LRW，OEL#控制左端口讀、寫(xiě)OER#已固定接地，RRW固定接高電平，CER#CERCER=1時(shí)，右端口讀出數(shù)據(jù)，并放到指令總線INS上；當(dāng)CER=0時(shí)，右端口操作。左端口的OEL#由LRWCEL#=0LRW=1時(shí)，左端口進(jìn)行讀操作；當(dāng)CEL#=0且LW=0T3的上升沿開(kāi)始進(jìn)行寫(xiě)操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)入寄存器。地址寄存器AR1和地址寄存器AR1（U37）和AR2（U27，U28）提供雙端口器的地址。AR1是1片CAL22V10，具有加1功能，提供雙端口器左端口的地址。AR1從數(shù)據(jù)總線DBUSAR11LDAR1=1T4DBUS的數(shù)據(jù)打入地址寄AR1。AR2274HC298PC，DBUS。AR2LDAR2M3。M3選擇數(shù)據(jù)來(lái)源，當(dāng)M3=1DBUSM3=0時(shí)，選中程序計(jì)數(shù)器PC。LDAR2控制何時(shí)接受地址，當(dāng)LDAR2=1T2的下降沿將選中的數(shù)據(jù)源上的數(shù)據(jù)打入AR2。PC+D。R4是一個(gè)由2片74HC298（U25，U26）構(gòu)成的具有功能的選擇器。當(dāng)M4=1DBUSM4=0IR4IR0-IR3接受數(shù)PC-ADD=1PCIR4PCDPC1GAL22V1（U18PC-INC=1PC+1PC-ADD=1時(shí)，與ALU2一起完DBUST4PC寄存器。74CH374（U20PC的計(jì)算。12條基本的機(jī)器指令，均為單字長(zhǎng)（8位）指令。指令功能及格式22X代表隨意值；RS1-RS0BRS1，WR1，WR0，用戶(hù)需將它們對(duì)應(yīng)連接。另一點(diǎn)需說(shuō)明的是，為了簡(jiǎn)化運(yùn)JCD中的D4D3D2D1D0表示。表 ADDRd+0000SUB0001MULRd*0100ANDRd&01010010LDA00110000××移JC10000110××××1100××××1101××××1010××××10中斷地址寄存器IAR是一片74HC374，用于保存中斷發(fā)生時(shí)的斷點(diǎn)址。它直接使用LDIARIAR-BUS#=0DBUS上，以便控控制8K64字節(jié)。為指令格式采用全水平型，微指令3510uA0—uA5P0，P1，P2，P325位，全部采用直接表示法，用于控制數(shù)據(jù)通路的操作。P3SWB、SWA結(jié)合在一起確定微程序的分支，完成不同的控制25位，全部采用直接表示法，控制數(shù)據(jù)通路的操作。在設(shè)計(jì)過(guò)程中，根 LDIR(CER) 端口器右端口選擇CER。LDPC(LDR4) 1PC加載，此信號(hào)也可R4LDR4。 1PC+D 1PC+1 M4=1時(shí)，R4DBUSM4=0時(shí)，R4IR 1AR1 1AR1+1 M3=1時(shí)，AR2DBUS接受數(shù)據(jù)；M3=0時(shí)，AR2PC接受數(shù)據(jù)。 1ER 0IAR送數(shù)據(jù)總DBUS。 0SW7-SW0送數(shù)據(jù)總DBUS 0RFB端口送數(shù)據(jù)總DBUS 1ALU中的運(yùn)算結(jié)果送數(shù)據(jù)總線DBUS 低有效，為0時(shí)允許雙端口器左端口進(jìn)行讀、 當(dāng)LRW=1且CEL#=0時(shí)雙端口器左端口進(jìn)LRW=0CEL#=0時(shí)，雙端口 1RFLDDR1( 1DR1可用于作為對(duì)操作數(shù)寄存器DR2M1(M2) M1=1DR1DBUSM1=0DR1從寄存RFDR2的數(shù)據(jù)來(lái)源選擇信號(hào)。S2,S1, 選擇運(yùn)算器ALU NC0,NC1, NC3,微地址寄存器uAR對(duì)控制器提供微程序地址。當(dāng)CLR#=0時(shí)，將其復(fù)位到零，使000000BT1uD0—uD5uARSWC528C64A6，用于實(shí)現(xiàn)度寄存器操作KRR。（J1系統(tǒng)提供的微程序地址譯碼電路得到新的微程序地址uD0—uD5。當(dāng)它們被斷開(kāi)時(shí)，用微程序地址譯碼電路微程序地址譯碼電路DECORDER274HC32（U2，U3）和2個(gè)74HC08（U4，U5）構(gòu)成。微程序地址譯碼電路數(shù)據(jù)來(lái)源是：控制器產(chǎn)生的后繼微程序地址uA0—uA5，控制器產(chǎn)生的標(biāo)志位P0—P3，指令操作碼IR4—IR7，CINTQSWA，SWB。TEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)的下部，主要由若干指示燈和若干撥動(dòng)開(kāi)關(guān)數(shù)據(jù)開(kāi)關(guān)，直接接到數(shù)據(jù)通路部分的數(shù)據(jù)總線DBUS上，用于向數(shù)據(jù)通路中的器件置K15—K0LDDR1K0向上時(shí)，表示LDDR11；K0LDDR10。數(shù)據(jù)指示燈D7—IR/DBUSDBUSDBUS狀態(tài)。A7—8個(gè)綠色發(fā)光二極管，用于顯示雙端口器的地址寄存器內(nèi)容。A7時(shí)最，A0時(shí)IDT7132有兩個(gè)地址端口，地址寄存器AR1提供左端口地址—A0LAR2A7R—A0RAR2/AR1AR1AR1AR2/AR1AR2位置時(shí)，顯示地址寄存器AR2的內(nèi)容。六個(gè)黃色發(fā)光二極管，用于顯示控制器的地址uA5—uA0。uA5是最，uA0是P3，P2，P1，P0，IE，C的值。P3，P2，P1，P0時(shí)控存IE是中斷允許標(biāo)志。當(dāng)IE=1時(shí)，允許中斷；當(dāng)IE=0時(shí)，中斷。微動(dòng)開(kāi)關(guān)CLR#，QD，INTRCLR#，產(chǎn)生一個(gè)負(fù)的單CLR000000B。CLR#到時(shí)序和控制器的連接已在印制板上實(shí)現(xiàn)，控制器和數(shù)據(jù)通路部分布使用復(fù)位信號(hào)INTR按鈕，產(chǎn)生一個(gè)正的單脈沖，可用于作為中斷請(qǐng)求信號(hào)。INTR到，DP（，DZ（QDT1，T2，T3，T4DZ=1時(shí)，計(jì)算機(jī)處于單指方式。單指方式只對(duì)微程序控制器QD按鈕，每次只執(zhí)行一條指令。當(dāng)DB=1時(shí)，計(jì)算機(jī)處于QD按鈕，發(fā)送一組W1，W2，W3，W4時(shí)序脈沖。在使用硬聯(lián)線控制器時(shí)，每條指令需要一組W1，W2，W3，W4時(shí)序脈沖，因此單步方式實(shí)際上是硬聯(lián)線控制器下的單指方式。對(duì)DB，DZ，DP11。DB=0，DZ=0，DP=0時(shí)，機(jī)器處于連續(xù)工作方式?？刂婆_(tái)方式開(kāi)關(guān)控制臺(tái)方式開(kāi)關(guān)SWB，SWATEC-4計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)的五種工作方式。000001010KWE，寫(xiě)雙端口011100QD按鈕，則將此地址打入地址寄存器AR1，讀出器內(nèi)容到數(shù)據(jù)總線DBUS。②；按CLR#為止。數(shù)據(jù)到AR1指定的器單元，地址寄存器AR1加1。③返回②，依次進(jìn)行下去，直CLR#為止。器地址，按QD按鈕，則將此地址打入地址寄存器AR1SW7—SW02D1，D0QDAR1指定的器單元；然后將寫(xiě)入的數(shù)據(jù)從右端口讀出，并送入指令寄存器IR。③在SW7—SW0置好數(shù)據(jù)，該數(shù)據(jù)為寫(xiě)入寄存器的數(shù)據(jù)，寄存器號(hào)由IR低2位指定。按QD按鈕，則首先將此CLR#為止。SW7—SW0D3，D2QD按鈕，則寫(xiě)數(shù)據(jù)IRCLR#為止。本計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)提供了一個(gè)用戶(hù)自選器件試驗(yàn)區(qū)，供常規(guī)硬聯(lián)線控制器實(shí)1密度S1032器件插座把C機(jī)和座用出廠提供的電纜連在C機(jī)上運(yùn)行XET軟件，即可對(duì)S1032件編程和。利用S1032器10個(gè)列直座，其包括2個(gè)24引腳插座，3個(gè)20引腳座，2個(gè)16引腳插座，314課內(nèi)實(shí)驗(yàn) 運(yùn)算器組成的實(shí)（√一、實(shí)驗(yàn)?zāi)?44二、實(shí)驗(yàn)電圖6示出了本實(shí)驗(yàn)所用的運(yùn)算器數(shù)據(jù)通路圖。ALU由1片ispLSI1024構(gòu)成。4據(jù)。DR1ALUB數(shù)據(jù)輸入端口，DR2ALUA數(shù)據(jù)輸入端口，ALU的輸出在ispLSI1024內(nèi)通過(guò)三態(tài)門(mén)發(fā)送到數(shù)據(jù)總線DBUS7-DBUS0上，進(jìn)位信號(hào)C保存在ispLSI1024DIR/DBUSDBUS位置時(shí)，8DBUS上，可顯示運(yùn)算結(jié)果或輸入數(shù)據(jù)。另有一CispLSI10248位運(yùn)算器的運(yùn)算類(lèi)型由選擇S2，S1，S03所示。000001B010011A-100A（4位）×B（4位表 CC的狀態(tài)，即C1實(shí)現(xiàn)。在加法運(yùn)算中，C代表進(jìn)位；在減法運(yùn)算中，CT4ispLSI1024C寄存器制數(shù)據(jù)開(kāi)關(guān)SW0-SW7來(lái)設(shè)置，其中SW0是最低位SW7是最。開(kāi)關(guān)向上時(shí)為1，開(kāi)關(guān)0。圖中尾巴上帶粗短線標(biāo)記的信號(hào)都是控制信號(hào)，控制信號(hào)均為電位信號(hào)。T3，T4是脈10，每個(gè)開(kāi)關(guān)無(wú)固定用途，可根據(jù)實(shí)驗(yàn)具體情況選用。S2，S1，S0，ALU-BUS，LDDR2，LDDR1為高電平有效，SW-BUS#為低電平有效。M１＝1時(shí)，DR1D1-A1作為數(shù)據(jù)輸入端；M1=0時(shí)，DR1D0-A0LDDR1=0T3的下降沿，選中的數(shù)據(jù)被打入DR1寄存器。M2=1時(shí)，DR2D1-A1作為數(shù)據(jù)輸入端；M2=0時(shí)，DR2D0-A0作雙端口器IDT7132和中斷地址寄存器IAR。在任何時(shí)刻，都不允許2個(gè)或者2個(gè)以上DBUS1（或者沒(méi)有DBUS輸送數(shù)據(jù)。在本實(shí)驗(yàn)中，為了保證數(shù)據(jù)的正確設(shè)置和觀察，請(qǐng)令RS-BUS#=1，LRW=0，T1，T2，T3，T4DP、DB、T1，T2，T3，T4各一個(gè)單脈沖。本實(shí)驗(yàn)中采用單脈沖輸出。三、實(shí)驗(yàn)設(shè)1、TEC-41四、實(shí)驗(yàn)內(nèi)容及步6K0-K15C指示燈，8SWO-SW7，T2，T4的連線已由印制電路板連好，故接線任務(wù)僅僅是SWO-SW7向DR1和DR2寄存器置數(shù)。ALU-BUS=0ALU向數(shù)據(jù)總線DBUSSW-BUS#=0，開(kāi)啟數(shù)據(jù)開(kāi)SWO-SW7DBUSDBUS（或者其他任何總線IR/DBUSDBUS位置，在數(shù)據(jù)開(kāi)關(guān)SWO-SW7的數(shù)據(jù)打入DR1M2=1DBUSDR2LDDR2=1QD置SW-BUS#=1，關(guān)團(tuán)數(shù)據(jù)長(zhǎng)關(guān)SWO-SW7對(duì)數(shù)據(jù)總線的DBUSALU-BUS=1ALUDBUS的輸出。選擇S2=0，S1=0，S0=1，使運(yùn)算器進(jìn)行DBUSDR22步設(shè)置的值。令S2=0，S1=1，S0=0DBUSDR1中的內(nèi)容是否為第24中填入控制信號(hào)狀態(tài)與DBUS顯示狀態(tài)。表 S2S1D1（0101001，D（1010110）2）DR1=10110100B，DR2=01100011B，正確選擇S2，S1，S0，依次進(jìn)行加、減、4）DR1=01001100，DR2=10110011，正確選擇S2，S1，S0，依次進(jìn)行加、減、與、M1，M2M1，M2的高低電平，重復(fù)第（2）步，觀察五、實(shí)驗(yàn)要4（3實(shí)驗(yàn)二雙端口器原理實(shí)（√一、實(shí)驗(yàn)?zāi)慷?、?shí)驗(yàn)電圖7示出了雙端口器的實(shí)驗(yàn)電路圖。這里使用了一片IDT7132（U36（2048×8（AR1，（AR2H，AR2LIR/DBUS切換顯示數(shù)DBUSIRAR1/AR2切換顯示左右兩個(gè)端口的SW0-SW7SW-BUS三態(tài)門(mén)IR（U2074HC374。LS，EL#控制左端口讀、寫(xiě)操作，E#，W，OE#控制右端口讀、寫(xiě)操作。EL#為左端口擇引低有當(dāng)L#=1時(shí)端口讀寫(xiě)操當(dāng)E#=0許LWLWOL#DS上；當(dāng)OELDS上。E，WOE#EL#L，OL#OE#由LWEL#=0且L=1DSL#=0且L=0時(shí)，在T3的上沿開(kāi)始行寫(xiě)操，將據(jù)總線上數(shù)據(jù)寫(xiě)器實(shí)驗(yàn)臺(tái)上已連接T33O#已固定接地，WE#由ERE=1且LD=1T4R寄存器。AR1，AR2AR1AR2的內(nèi)容根據(jù)數(shù)碼開(kāi)關(guān)SW0-SW7SW-BUS發(fā)送到數(shù)據(jù)總線時(shí)被AR1或AR2接收，三態(tài)門(mén)的控制信號(hào)SW-BUS#是低電平有效。數(shù)據(jù)總線DBUS有5個(gè)數(shù)據(jù)來(lái)源：運(yùn)算器ALU，寄存DBUS（或者沒(méi)有）數(shù)據(jù)源向數(shù)據(jù)總線DBUS輸送數(shù)據(jù)。在本實(shí)驗(yàn)中，為了保證數(shù)據(jù)的正確設(shè)置和觀察，請(qǐng)令RS-BUS#=1，ALU-BUS=0，IAR-BUS#=1。AR1的控制信號(hào)是LDAR1和AR1-INCLDAR1=1時(shí)，AR1DBUSAR1-INC=1時(shí)，使AR1中的1T4的上升沿，產(chǎn)生新的地址；LDAR1AR1-INC=11。AR2LDAR2M3M3=1時(shí)，AR2從數(shù)據(jù)總線DBUSM3#=0時(shí)，AR2PCPC0-PC7LDAR2=1T2PC三、實(shí)驗(yàn)設(shè)1、TEC-41四、實(shí)驗(yàn)內(nèi)容及步然后重新設(shè)置二進(jìn)制開(kāi)關(guān)控將數(shù)碼開(kāi)關(guān)SW0-SW7上的數(shù)據(jù)00HRAM0號(hào)單元。依此方法，在器10H單元寫(xiě)入數(shù)據(jù)10H，20H單元寫(xiě)入20H，30H單元寫(xiě)30H，40H40H5個(gè)數(shù)據(jù)。使端口器的左端口，依次讀出器第00H，10H，20H，30H，40H單元總線上的兩以個(gè)部件同時(shí)向總線輸出數(shù)據(jù)，當(dāng)器進(jìn)行讀出操作時(shí)，必須關(guān)閉SW-BUS三態(tài)門(mén)！而當(dāng)向AR1送入地址時(shí)，雙端口器不能被選中。一定發(fā)生；但發(fā)生時(shí)，BUSY一定為0。五、實(shí)驗(yàn)要④實(shí)驗(yàn)任務(wù)（4）的實(shí)驗(yàn) 數(shù)據(jù)通路組成實(shí)（√一、實(shí)驗(yàn)?zāi)慷?、?shí)驗(yàn)電圖8示出了數(shù)據(jù)通路實(shí)驗(yàn)電路圖，它是將雙端口器實(shí)驗(yàn)?zāi)K和一個(gè)雙端口通用寄存器堆模塊（RF）連接在一起形成的，雙端口器的指令端口不參與本次實(shí)驗(yàn)。通用寄DR2。由于雙端口器RAM是三態(tài)輸出，因而可以將它直接連到數(shù)據(jù)總線DBUS上。此供，而從器RAM讀出的數(shù)據(jù)也可送到寄存器堆保存。雙端口器RAM已在實(shí)驗(yàn)二做過(guò)介紹，DR2在實(shí)驗(yàn)一的實(shí)驗(yàn)中使用過(guò)。通用寄存器堆RF（U32）由一個(gè)ISP1016實(shí)現(xiàn)，功能上與兩個(gè)4位的MC14580并聯(lián)構(gòu)成的寄存器堆類(lèi)似。RF8R0，R1，R2，R3，帶有一個(gè)寫(xiě)入端口和兩個(gè)輸出端口，從而可以同時(shí)寫(xiě)入一路數(shù)據(jù)，讀出數(shù)據(jù)。寫(xiě)入端口取名為WR端口,連接一個(gè)8位8RSO(U15)DBUS輸出。雙端口通用寄存器堆模塊的控制信號(hào)中，RS1，RS0RS端口（A端口）讀出的通用寄存器，RD1，RD0RD端口（B端口）讀出的通用寄存器。而WR1，WR0則用于選擇從WR端口寫(xiě)入的通用寄存器。WRDWRD=1時(shí)，在T2ERRD1，RD0選中的寄WRD=0時(shí)，ER中的數(shù)據(jù)不寫(xiě)入通用寄存器中。LDERERDBUS寫(xiě)LDER=1T4的上升沿，DBUSER。RS-BUS#信號(hào)則控制RS端口到DBUS的輸出三態(tài)門(mén)，是一個(gè)低電平有效信號(hào)。以上控制信號(hào)各自連接一個(gè)二進(jìn)K0-K15。三、實(shí)驗(yàn)設(shè)四、實(shí)驗(yàn)內(nèi)容及步ERWR1=0、WR0=0、WRD=1ERRF。給其他通R0R3DBUS上的數(shù)據(jù)可直接用指示燈顯示，DR2ALUDBUS。8位數(shù)碼開(kāi)關(guān)SW0-SW7AR1送入一0FH，然后將R00FH寫(xiě)入雙端RAM用同樣的方法次將R1R3中的數(shù)RAM中的0F0H，55H，0AAH分別將RAM中的0AAH單元的數(shù)據(jù)R0，55H單元的數(shù)據(jù)寫(xiě)入R1，0F0H單元寫(xiě)R2，0FH單元R3R3，R2，R1，R0中的數(shù)據(jù)讀出到DBUS上，通過(guò)RS端口（B端口）R0，RD端口（A端口）R1，WRR2，并使WRD=1，觀察并行輸入輸出的結(jié)果。選擇RS端口對(duì)應(yīng)R2，驗(yàn)證剛才的寫(xiě)入是觀察并行輸入輸出的結(jié)果，RS端口輸出的是舊的還是新的數(shù)據(jù)？六、實(shí)驗(yàn)要實(shí)驗(yàn)四常規(guī)型微程序控制器組成實(shí)（√一.實(shí)驗(yàn)?zāi)慷?實(shí)驗(yàn)電1.（U6，U7微程序控制器只使用時(shí)序信號(hào)T1-T4,產(chǎn)生T信號(hào)的功能集成在GAL22V10TIMER1（U6）W1，W2，W3,W4CLK1。該ABKL語(yǔ)言實(shí)現(xiàn)，其源程序如下：MODULETITLE‘CLOCKGENERATORT1,T2,T3,T4’“2000,9T1,T2,T3,T4,QD1,QD2,ACT,INTE,QDRPIN CLKPIN23;T1,T2,T3,T4,QD1,QD2,INTE,QDRISTYPE‘REG’;ACT,CLK1ISTYPE‘COM’;S=[T1,T2,T3,T4,QD1,QD2,INTE,QDR];ACT=QD1&!QD2;QDR:=CLR&QD#CLR&T1:=CLR&T4&ACT#CLR&T4& !(DP#TJ#DZ&P1#DB&W4)&QDR;T2:=CLR&T1;T4:=!CLR#T3#T4&!ACT&(DP#TJ#DZ&P1#DB&W4)#!QDR;CLK1=T1#!CLR&MFW1-W4WGAL22V10TIMRER2(U7)中，該的邏輯功能用ABEL語(yǔ)言實(shí)現(xiàn)，其源程序如下：MODULETITLE‘CLOCKGENERATORT1,T2,T3,T4’

CLK1,INTR,IEPIN1..3;CLR,SKIPPIN5..6;W1,W2,W3,W4,INTRPIN14..18ISTYPE‘REG’;INTQPIN20ISTYPE‘COM’;W1:=W2:=CLR&W1&!SKIP;W3:=CLR&W2&!W4:=!CLR#W3 SKIP&W1#SKIP&W2;INTQ=IE&INTR1;ACT=QD1&![W1,W2,W3,W4TIMER1和TIMER2中還集成了中斷邏輯，中斷邏輯的介紹見(jiàn)下一節(jié)。TIMER1的MFCLR（CLR#信號(hào)，因?yàn)锳BELCLR，仍為低有效信號(hào)）為復(fù)位信號(hào)，低有效。實(shí)驗(yàn)儀處于任何狀態(tài)CLR#＝0，都會(huì)使時(shí)序發(fā)生器和微程序控制器復(fù)位（回到初始狀態(tài)，CLR#=1時(shí)，這可以正常運(yùn)行。復(fù)位后時(shí)序發(fā)生器CLR#CLR＃負(fù)脈沖，實(shí)驗(yàn)臺(tái)印制板上已連好控制CLRCLR的連線。TJ（停機(jī)）是控制器的輸出信號(hào)之一。連續(xù)運(yùn)行時(shí)，如果控制信號(hào)TJ＝1，會(huì)使機(jī)器停機(jī)，停止發(fā)送時(shí)序脈沖T1—T4，W1—W4，時(shí)序停在T4。在實(shí)驗(yàn)臺(tái)上為了將時(shí)序信號(hào)發(fā)生的輸入信號(hào)TJ和控制器產(chǎn)生的TJ信號(hào)區(qū)分開(kāi)來(lái)，以便于連線操作，在實(shí)驗(yàn)臺(tái)上時(shí)序信號(hào)發(fā)生器的輸入信號(hào)TJ命名為T(mén)JI，而控制器產(chǎn)生的信號(hào)TJ仍命名為T(mén)J。QD（啟動(dòng)）是用來(lái)啟動(dòng)按鈕QD的脈沖信號(hào)，在TIMER1中，對(duì)QD用MF進(jìn)行了同步，產(chǎn)生QD1和QD2。ACT表示QD1上升沿，表達(dá)示是QD1&！QD2，脈沖寬度為1000ns。QDR是運(yùn)行標(biāo)志，QD信號(hào)使其為1，CLR信號(hào)將其置0。DP（單拍）是來(lái)自控制臺(tái)的DP開(kāi)關(guān)信號(hào)，當(dāng)DP＝1時(shí)，機(jī)器處于單拍運(yùn)行狀態(tài)，按一次啟動(dòng)按鈕QD，只發(fā)送一條微指令周期的時(shí)序令的執(zhí)行結(jié)果。DZ（單指）信號(hào)是針對(duì)微程序控制器的，接控制臺(tái)開(kāi)關(guān)DZ，它和P1信號(hào)配合使用。P1是微指令字判斷字段中的一個(gè)條件信號(hào)，從微程序控制器輸出。P１信號(hào)在微程序中每條機(jī)器指令執(zhí)行結(jié)束時(shí)為１，用于檢測(cè)有無(wú)中斷請(qǐng)求INTQ，而時(shí)序發(fā)生器用來(lái)實(shí)現(xiàn)單條機(jī)器指令停機(jī)。在DB=0且DP=0的前提下，當(dāng)DZ=0 DB,SKIP,CLK1信號(hào)以及Ｗ1—Ｗ4時(shí)序信號(hào)都是針對(duì)硬聯(lián)線控制器的。Ｗ1—Ｗ4是節(jié)拍信號(hào)，硬聯(lián)線控制器執(zhí)行一條機(jī)器指令需要一組Ｗ1—Ｗ4信號(hào)。DB（單步）信號(hào)就是每信號(hào)周期，SKIP信號(hào)就是用來(lái)跳過(guò)本指令剩余的Ｗ節(jié)拍信號(hào)的。中斷允許標(biāo)志由控制器的輸出信號(hào)ＩＮＴＳ將其置１，由控制器的輸出信號(hào)INTC將其置０。在TIMER２控制臺(tái)產(chǎn)生的中斷請(qǐng)求脈沖INTRINTQINTQPC（Ｕ１８IAR(U19)一片GAL22V10，兩者配合使用，可完成程序地址的、增１和加偏移量的功能Ｒ.12對(duì)應(yīng)微指令格式，微程序控制器的組成見(jiàn)圖11。控制器采用5在每個(gè)T1上升沿時(shí)刻，新的微指令地址會(huì)打入微地址寄存器中，控制器隨即輸出相應(yīng)T1上升沿打入微地址寄存器。跳轉(zhuǎn)開(kāi)關(guān)JUMP（J1）是一組6uARuD0—uD5。當(dāng)它們被斷開(kāi)三.機(jī)器指令與微程序格12條機(jī)器指令，均為單字長(zhǎng)（8位）指令。指令功544位提供給數(shù)據(jù)通路。應(yīng)當(dāng)用以上12條指令來(lái)編寫(xiě)實(shí)際程序是不夠的好在我們的目的不是程序設(shè)計(jì)，1212528C64中。、為了向RAM和寄器堆中裝入程序和數(shù)據(jù)檢查寫(xiě)入是否正確并能啟動(dòng)程序執(zhí)行，還設(shè)計(jì)了以下五個(gè)控制臺(tái)操作微程序------器寫(xiě)操作器讀操作、啟動(dòng)程序、寫(xiě)寄、512ADDRd+0000RD1SUB0001RD1MULRd*0010RD1ANDRd&0011RD10100RD1LDA0101RD10000××JCC＝1，則10000110××××1010××××1011××××1100××××器寫(xiě)操作（KWECLR#后，微地址寄存器狀態(tài)為全零。此時(shí)置（KRD17HRAM連續(xù)進(jìn)行讀操作。啟動(dòng)程序（PRCLR后，置SWC=0，SWB=0，SWA=0，用數(shù)據(jù)開(kāi)寫(xiě)寄存器操作（KLDCLR后，置SWC=0，SWB=1，SWA=1，按37H，從而可對(duì)寄存器堆中的寄存器連續(xù)進(jìn)行寫(xiě)操作。讀寄存器操作（KRRCLR后，置SWC=1，SWB=0，SWA=0，按47H，從而可對(duì)寄存器堆中的寄存器連續(xù)進(jìn)行讀操作。應(yīng)當(dāng)著重在微指令格式的設(shè)計(jì)過(guò)程中對(duì)數(shù)據(jù)通路所需的控制信號(hào)進(jìn)行了歸并和LDPCLDR407H，1AH,1FH，26H出現(xiàn)，而在其他LDR4LDDR1LDDR2，出現(xiàn)的位置基本相同。LDDR2LDDR114HLDDR2信號(hào)，但是沒(méi)有LDDR1信號(hào)。LDDR1LDDR2是否可可以歸并成一個(gè)信號(hào)呢？答案是肯定的。微14HLDDR1信號(hào)行不行呢？完全LDDR1LDDR2LDDR1。根據(jù)以上兩條原LDIR（CER）為1時(shí)，允許對(duì)IR加載，此信號(hào)也可用于作為雙端口器右端CER。LDPC（LDR4）為1PCR4的LDR4。LDAR1（LDAR2）1AR1加載，此信號(hào)也可用于作為對(duì)地址AR2加載。LDDR1（LDDR2）1DR1加載，此信號(hào)也可用于作為對(duì)操作數(shù)寄存器DR2加載。M1（M2）M1=1DR1DBUS接受數(shù)據(jù)；當(dāng)DR2的數(shù)據(jù)來(lái)源選擇信號(hào)。行化簡(jiǎn)？最主要的原因是前面進(jìn)行的各個(gè)實(shí)驗(yàn)的需要，例如LDDR1和LDDR2這兩個(gè)信