全加器邏輯電路圖

全加器英語(yǔ)名稱(chēng)為

full-adder，是用門(mén)電路實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相一位全加器全加器。常用二進(jìn)制四位全加器

74LS283。一位全加器：全加器是能夠計(jì)算低位進(jìn)位的二進(jìn)制加法電路一位全加器(FA)的邏輯表達(dá)式為：S＝A⊕B⊕CinCo＝AB＋BCin＋ACin其中

A,B

為要相加的數(shù)，Cin

為和，Co

是進(jìn)位輸出；如果要實(shí)現(xiàn)多位加法可以進(jìn)行級(jí)聯(lián)，就是串起來(lái)使用；比如32位+32

位，就需要32

個(gè)全加器；這種級(jí)聯(lián)就是串行結(jié)構(gòu)速度慢，如果要并行快速相加可以用超前進(jìn)位加法，超前進(jìn)位加法前查閱相關(guān)資料；如果將全加器的輸入置換成A

和

B

的組合函數(shù)

Xi

和

控制）,然后再將

X,Y

和進(jìn)位數(shù)通過(guò)全加器進(jìn)行全加，就是ALU

的邏輯結(jié)構(gòu)結(jié)構(gòu)。即

Y＝f（A，B）不同的控制參數(shù)可以得到不同的組合函數(shù),因而能夠?qū)崿F(xiàn)多種算術(shù)運(yùn)算和邏輯運(yùn)算。半加器、全加器、數(shù)據(jù)選擇器及數(shù)據(jù)分配器一、實(shí)驗(yàn)?zāi)康?.驗(yàn)證半加器、全加器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器的邏輯功能。2.學(xué)習(xí)半加器、全加器、數(shù)據(jù)選擇器的使用。3.用與非門(mén)、非門(mén)設(shè)計(jì)半加器、全加器。4.掌握數(shù)據(jù)選擇器、數(shù)據(jù)分配器擴(kuò)展方法。二、實(shí)驗(yàn)原理1.半加器和全加器根據(jù)組合電路設(shè)計(jì)方法,列出半加器的真值表,見(jiàn)表

為：S

=AB

+

AB=

C

=

AB半加器的邏輯電路圖如圖17

所示。用兩個(gè)半加器可組成全加器,原理圖如圖

18

所示。在實(shí)驗(yàn)過(guò)程中,我們可以選異或門(mén)74LS86

及與門(mén)

74LS08

來(lái)實(shí)現(xiàn)半加器的邏輯功能；也可用全與非門(mén)如74LS00、反相器

74LS04

組成半加器。這里全加器不用門(mén)電路構(gòu)成,而選用集成的雙全加器74LS183。其管腳排列和邏輯功能表分別見(jiàn)圖19

和表

4.9

所示（a）用異或門(mén)組成的半加器（b）用與非門(mén)組成的半加器圖

17

半加器邏輯電路圖圖

18

由二個(gè)半加器組成的全加器圖

19

74LS183

雙全加器管腳排列圖2.數(shù)據(jù)選擇器和數(shù)據(jù)分配器數(shù)據(jù)選擇器又叫多路開(kāi)關(guān),其基本功能相當(dāng)于單刀多位開(kāi)關(guān),其集成電路有“四選一”、“八選一”、“十六選一”等多種類(lèi)型。這里我們以“八選一”數(shù)據(jù)選擇器74LS151

為例進(jìn)行實(shí)驗(yàn)論證。數(shù)據(jù)分配器,實(shí)際上其邏輯功能與數(shù)據(jù)選擇器相反。它的功能是使數(shù)據(jù)由

1

個(gè)輸入端向多個(gè)輸出端中的某個(gè)進(jìn)行傳送,它的電路結(jié)構(gòu)類(lèi)似于譯碼器。所不同的是多了一個(gè)輸入端。若選擇器輸入端恒為1,它就成了上一實(shí)驗(yàn)的譯碼器。實(shí)際上,我們可以用譯碼器集成產(chǎn)品充當(dāng)數(shù)據(jù)分配器。例如,用

2-4

線譯碼器充當(dāng)四路數(shù)據(jù)分配器,3–8

線譯輸出,而將譯碼器的使能輸入充當(dāng)數(shù)據(jù)分配器的數(shù)據(jù)輸入。三、實(shí)驗(yàn)內(nèi)容與步驟1.半加器、全加器（1）根據(jù)組合電路設(shè)計(jì)方法,列出半加器的邏輯功能表,見(jiàn)表

7。由異或門(mén)74LS86和與門(mén)74LS08組成半加器,半加器的實(shí)驗(yàn)電路圖如圖

20

的管腳排列圖見(jiàn)圖21

管腳排列圖見(jiàn)門(mén)電路實(shí)驗(yàn)的圖2）。將

74LS86、74LS08

集成片插入

IC

空插座中,按實(shí)驗(yàn)電路圖20接線,進(jìn)行半加器邏輯功能驗(yàn)證。實(shí)驗(yàn)時(shí)輸入端

接輸入信號(hào),輸出端

S、C

接發(fā)光二極管LED,觀察和數(shù)與進(jìn)位數(shù),并記錄。（2）全加器邏輯功能驗(yàn)證：本實(shí)驗(yàn)中全加器不用門(mén)電路構(gòu)成,而選用集成的雙全加器74LS183。將

74LS183

集成片插入

IC

空插座中驗(yàn)證其邏輯功能與表

8

中結(jié)果進(jìn)行比較。圖

20

用異或門(mén)組成的半加器實(shí)驗(yàn)電路圖圖

21

74LS86

管腳排列圖表

7

半加器邏輯功能表輸

入A

B0

00

1

和S01

進(jìn)

位C001

01

1

10

01輸

入CB

A0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

1

表

8

全加器邏輯功能表輸

出S

C0

01

01

00

11

00

10

11

1將全加器

74LS183

集成片插入

IC

分別接邏輯開(kāi)關(guān)

K,輸出

S和

C接發(fā)光二極管

LED。按全加器邏輯功能表輸入邏輯電平信號(hào),觀察輸出

S及進(jìn)位

C并記錄下來(lái)。2.數(shù)據(jù)選擇器和數(shù)據(jù)分配器（1）數(shù)據(jù)選擇器將

74LS151“八選一”數(shù)據(jù)選擇器插入IC

空插座中（管腳排列圖如圖

22

23

接線。其中

為三位地址碼,S

為低電平選通輸入端,D~D

Y

為反碼輸出端。置選通端S

為

0

動(dòng)邏輯開(kāi)關(guān)

K~K分別為

000,001，…111（置數(shù)據(jù)輸入端D~D分別為

10101010

或

11110000）,觀察輸出端

Y

和

W

輸出結(jié)果,并記錄。圖

22

74LS151

管腳排列圖圖

23

八選一數(shù)據(jù)選擇器實(shí)驗(yàn)接線圖（2）數(shù)據(jù)分配器,其邏輯功能與數(shù)據(jù)選擇器相反，常常用譯碼器

3

線-8

線

74LS138

譯碼器接成數(shù)據(jù)分配器形式,從而完成多路信號(hào)的傳輸。具體實(shí)驗(yàn)接線見(jiàn)圖

24。圖

24

多路信號(hào)傳輸實(shí)驗(yàn)接線圖（多路分配器）將

74LS138

集成片插入

IC

空插座中（管腳排列圖見(jiàn)“編碼器”圖4.46接線。D~D分別接數(shù)據(jù)開(kāi)關(guān)或邏輯開(kāi)關(guān),D'~D'接

8

個(gè)發(fā)光二極管

LED

顯示輸出,數(shù)據(jù)選擇器和數(shù)據(jù)分配器的地址碼8421碼撥碼開(kāi)關(guān)的2、1

三位或三位二進(jìn)制計(jì)數(shù)器的輸出端Q、Q、Q）。把數(shù)據(jù)選擇器

74LS151

原碼輸出端

Y

與

74LS138

的

G和

G輸入端相連,能驗(yàn)證。置

D~D為

11110000

和

10101010

兩種狀態(tài),再分別兩次置地