SOI器件和電路制造工藝

SOI器件和電路制造工藝SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第1頁!主要內(nèi)容集成電路制備工藝SOI的挑戰(zhàn)與機(jī)遇SOI器件和電路制備技術(shù)幾種新型SOI電路制備技術(shù)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第2頁!集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)芯片檢測單晶、外延材料掩膜版芯片制造過程封裝測試

系統(tǒng)需求SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第3頁!集成電路芯片的顯微照片SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第4頁!N溝道MOS晶體管SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第5頁!集成電路制造工藝前工序后工序輔助工序SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第6頁!圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入退火擴(kuò)散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射前工序：集成電路制造工序SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第7頁!輔助工序超凈廠房技術(shù)超純水、高純氣體制備技術(shù)光刻掩膜版制備技術(shù)材料準(zhǔn)備技術(shù)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第8頁!SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第9頁!溝槽隔離工藝SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第10頁!SOI

挑戰(zhàn)與機(jī)遇SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第11頁!微處理器的性能80808086802868038680486PentiumPentiumPro100G10GGiga100M10MMegaKilo19701980199020002010導(dǎo)入期Moore’s

Law成熟期SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第12頁!器件尺寸縮小帶來一系列問題體硅CMOS電路寄生可控硅閂鎖效應(yīng)軟失效效應(yīng)器件尺寸的縮小各種多維及非線性效應(yīng)：表面能級(jí)量子化效應(yīng)、隧穿效應(yīng)、短溝道效應(yīng)、窄溝道效應(yīng)、漏感應(yīng)勢壘降低效應(yīng)、熱載流子效應(yīng)、亞閾值電導(dǎo)效應(yīng)、速度飽和效應(yīng)、速度過沖效應(yīng)嚴(yán)重影響了器件性能器件隔離區(qū)所占芯片面積相對(duì)增大寄生電容增加影響了集成度及速度的提高SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第13頁!SOI技術(shù)的特點(diǎn)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第14頁!SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第15頁!SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第16頁!SOI技術(shù)的特點(diǎn)抗輻照特性好：SOI技術(shù)采用全介質(zhì)隔離結(jié)構(gòu)，徹底消除體硅CMOS電路的Latch-up效應(yīng)具有極小的結(jié)面積具有非常好的抗軟失效、瞬時(shí)輻照和單粒子(粒子)翻轉(zhuǎn)能力

SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第17頁!SOI技術(shù)的特點(diǎn)成本低：SOI技術(shù)除原始材料比體硅材料價(jià)格高之外，其它成本均少于體硅CMOS/SOI電路的制造工藝比典型體硅工藝至少少用三塊掩膜版，減少13～20％的工序使相同電路的芯片面積可降低1.8倍，浪費(fèi)面積減少30％以上美國SEMATECH的研究人員預(yù)測CMOS/SOI電路的性能價(jià)格比是相應(yīng)體硅電路的2.6倍SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第18頁!漏電相同時(shí)薄膜SOI與體硅器件的亞閾值特性SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第19頁!SOI器件與體硅器件的飽和漏電流之比與電源電壓的關(guān)系SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第20頁!SOI技術(shù)的挑戰(zhàn)和機(jī)遇SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第21頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇SIMOX材料：最新趨勢是采用較小的氧注入劑量顯著改善頂部硅層的質(zhì)量降低SIMOX材料的成本低注入劑量(~41017/cm2)的埋氧厚度?。?00～1000?退火溫度高于1300℃，制備大面積(300mm)SIMOX材料困難SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第22頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇Smart-Cut技術(shù)是一種智能剝離技術(shù)將離子注入技術(shù)和硅片鍵合技術(shù)結(jié)合在一起解決了鍵合SOI中硅膜減薄問題，可以獲得均勻性很好的頂層硅膜硅膜質(zhì)量接近體硅。剝離后的硅片可以作為下次鍵合的襯底，降低成本SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第23頁!智能剝離SOI工藝流程圖(SMARTCUTSOI)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第24頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇抑制浮體效應(yīng)Ar注入增加體/源結(jié)漏電LBBC結(jié)構(gòu)在源區(qū)開一個(gè)P區(qū)通道肖特基體接觸技術(shù)場屏蔽隔離技術(shù)這些技術(shù)都存在各種各樣的自身缺陷，不能被廣泛接受SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第25頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇SOI器件與電路的EDA技術(shù)發(fā)展緩慢，已經(jīng)成為影響SOI技術(shù)廣泛應(yīng)用的一個(gè)重要原因體硅的EDA工具已經(jīng)非常完善SOI的EDA工具相對(duì)滯后：SOI器件是一個(gè)五端器件，建立SOI器件、電路模型要比體硅器件復(fù)雜得多SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第26頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇器件尺寸縮小，改善了ULSI的性能：速度、集成度、成本等，也帶來了很多問題一類是災(zāi)難性的，影響器件功能及可靠性，其中最突出的是熱載流子效應(yīng)一類是造成動(dòng)態(tài)節(jié)點(diǎn)的軟失效，在DRAM中這個(gè)問題尤為重要降低電源電壓已成為解決以上問題的主要措施SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第27頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇存儲(chǔ)器：1993年Motorola首先利用0.5微米工藝研制出電源電壓小于2V的1KSRAMIBM公司制成在1V電壓下工作的512KSRAM，1997年，IBM又發(fā)布了利用0.25微米CMOS工藝加工的FDSOI1M/4MSRAM，其電源電壓僅為1.25V韓國三星生產(chǎn)了電源電壓為1V的0.5微米DRAM，同年，16MSOIDRAM也面世了SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第28頁!SOI器件與電路制備技術(shù)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第29頁!SOI器件與電路制備技術(shù)體硅器件與SOI電路制備工藝的比較SOI電路制備工藝簡單制作阱的工藝場區(qū)的工藝沒有金屬Al穿刺問題隔離技術(shù)100％絕緣介質(zhì)隔離LOCOS隔離硅島隔離氧化臺(tái)面隔離SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第30頁!幾種新型的SOI器件和電路制備工藝SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第31頁!新型SOI柵控混合管(GCHT)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第32頁!MILC和高溫退火主要步驟：

a-Si淀積，550CLTO淀積，光刻長條窗口，金屬鎳淀積（5-10nm）退火550℃,24小時(shí),N2

去除鎳、LTO高溫退火(900℃，1小時(shí))高溫處理后，

MILC多晶硅晶粒的尺寸將顯著增大。二次結(jié)晶效應(yīng):由于原始晶粒相同的取向和低的激活能使大尺寸單晶粒的產(chǎn)生變得容易得多。改善了材料晶體結(jié)構(gòu)的完整性。常規(guī)MILC技術(shù)+高溫退火處理相結(jié)合:晶粒尺寸達(dá)10微米以上的單晶粒硅膜，可進(jìn)行器件制備。

MILCdirectionSiSubstrateBuriedoxide

LTONickela-SiSOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第33頁!(h)(i)(j)N+N+substrateN+N+N+N+Top-Gate,BottomGateDrainSourcesubstrateN+N+N+N+substrate(g’)substrate(g)N+N+substrate

然后用BOE腐蝕掉顯露LTO。

這樣就在溝道膜的上方形成一淺槽，而在下方形成一隧道。這個(gè)淺槽和隧道最終將決定頂柵和底柵的幾何尺寸，并使它們互相自對(duì)準(zhǔn)。850℃下生長柵氧;同時(shí)用作MIUC的高溫退火.淀積多晶硅，刻蝕形成柵電極。

用CMP移走位于源漏區(qū)上方的Poly-Si，使得上下柵電極的長度完全相同.SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第34頁!DSOI器件的SEM照片

源漏區(qū)域由于下方埋氧體積的膨脹而引起了一定程度的抬高。SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第35頁!注氦技術(shù)制備SON材料

(100)晶向p型硅片熱氧化300-400埃注入能量100KeV

注入劑量1e17

退火溫度1100oC,時(shí)間5分鐘,梯度10度/分結(jié)論：注入劑量越大空洞的密度就越大;退火溫度越高，空洞尺寸越大，且空洞越靠近表面SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第36頁!結(jié)束語目前我們正處在SOI技術(shù)迅速騰飛的邊緣SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第37頁!SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第38頁!形成P阱在N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會(huì)被氧化去掉光刻膠及氮化硅層

P阱離子注入，注硼SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第39頁!形成場隔離區(qū)生長一層薄氧化層淀積一層氮化硅光刻場隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來反應(yīng)離子刻蝕氮化硅場區(qū)離子注入熱生長厚的場氧化層去掉氮化硅層形成多晶硅柵生長柵氧化層淀積多晶硅光刻多晶硅柵刻蝕多晶硅柵SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第40頁!形成N管源漏區(qū)光刻，利用光刻膠將PMOS區(qū)保護(hù)起來離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)光刻，利用光刻膠將NMOS區(qū)保護(hù)起來離子注入硼，形成P管源漏區(qū)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第41頁!形成層金屬淀積金屬鎢(W)，形成鎢塞SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第42頁!形成穿通接觸孔化學(xué)氣相淀積PETEOS通過化學(xué)機(jī)械拋光進(jìn)行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第43頁!—制造業(yè)—芯片制造過程

由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝光刻蝕硅片測試和封裝用掩膜版重復(fù)20-30次AASOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第44頁!集成電路的內(nèi)部單元(俯視圖)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第45頁!CMOS集成電路(互補(bǔ)型MOS集成電路)：目前應(yīng)用最為廣泛的一種集成電路，約占集成電路總數(shù)的95%以上。SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第46頁!前工序：集成電路制造工序圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第47頁!

后工序劃片封裝測試?yán)匣Y選SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第48頁!隔離技術(shù)PN結(jié)隔離場區(qū)隔離絕緣介質(zhì)隔離溝槽隔離SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第49頁!LOCOS隔離工藝SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第50頁!接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料但Al連線也存在一些比較嚴(yán)重的問題電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線工藝有望從根本上解決該問題IBM、Motorola等已經(jīng)開發(fā)成功目前，互連線已經(jīng)占到芯片總面積的70～80%；且連線的寬度越來越窄，電流密度迅速增加SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第51頁!1947年12月Schockley等三人發(fā)明晶體管，1956年獲得諾貝爾獎(jiǎng)晶體管和集成電路的發(fā)明拉開了人類信息時(shí)代的序幕1958年Kilby發(fā)明第一塊集成電路，2000年獲諾貝爾物理學(xué)獎(jiǎng)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第52頁!SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第53頁!克服上述效應(yīng)，采取的措施工藝技術(shù)槽隔離技術(shù)電子束刻蝕硅化物中間禁帶柵電極降低電源電壓在體硅CMOS集成電路中，由于體效應(yīng)的作用，降低電源電壓會(huì)使結(jié)電容增加和驅(qū)動(dòng)電流減小，導(dǎo)致電路速度迅速下降急需開發(fā)新型硅材料及探索新型高性能器件和電路結(jié)構(gòu)，充分發(fā)揮硅集成技術(shù)的潛力：SOI是最佳選擇之一SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第54頁!SOI技術(shù)SOI：Silicon-On-Insulator絕緣襯底上的硅SiSiSiO2SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第55頁!SOI技術(shù)的特點(diǎn)速度高：遷移率高：器件縱向電場小，且反型層較厚，表面散射作用降低跨導(dǎo)大寄生電容?。杭纳娙葜饕獊碜噪[埋二氧化硅層電容，遠(yuǎn)小于體硅MOSFET中的電容，不隨器件按比例縮小而改變，SOI的結(jié)電容和連線電容都很小SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第56頁!SOI技術(shù)的特點(diǎn)功耗低：靜態(tài)功耗：Ps=ILVdd動(dòng)態(tài)功耗：PA=CfVdd2集成密度高：SOI電路采用介質(zhì)隔離，它不需要體硅CMOS電路的場氧化及井等結(jié)構(gòu)，器件最小間隔僅僅取決于光刻和刻蝕技術(shù)的限制，集成密度大幅度提高SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第57頁!載能粒子射入體硅和SOI器件的情況SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第58頁!SOI技術(shù)的特點(diǎn)

特別適合于小尺寸器件：短溝道效應(yīng)較小不存在體硅CMOS電路的金屬穿通問題，自然形成淺結(jié)泄漏電流較小亞閾值曲線陡直SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第59頁!SOI技術(shù)的特點(diǎn)特別適合于低壓低功耗電路：在體硅CMOS集成電路中，由于體效應(yīng)的作用，降低電源電壓會(huì)使結(jié)電容增加和驅(qū)動(dòng)電流減小，導(dǎo)致電路速度迅速下降對(duì)于薄膜全耗盡CMOS/SOI集成電路，這兩個(gè)效應(yīng)都很小，低壓全耗盡CMOS/SOI電路與相應(yīng)體硅電路相比具有更高的速度和更小的功耗SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第60頁!SOI技術(shù)的特點(diǎn)SOI結(jié)構(gòu)有效克服了體硅技術(shù)的不足，充分發(fā)揮了硅集成技術(shù)的潛力Bell實(shí)驗(yàn)室的H.J.Leamy將這種接近理想的器件稱為是下一代高速CMOS技術(shù)美國SEMATECH公司的P.K.Vasudev也預(yù)言，SOI技術(shù)將成為亞100納米硅集成技術(shù)的主流工藝應(yīng)用領(lǐng)域：高性能ULSI、VHSI、高壓、高溫、抗輻照、低壓低功耗及三維集成SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第61頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇SOI材料是SOI技術(shù)的基礎(chǔ)SOI技術(shù)發(fā)展有賴于SOI材料的不斷進(jìn)步，材料是SOI技術(shù)發(fā)展的主要障礙SOS、激光再結(jié)晶、ZMR、多孔硅氧化這個(gè)障礙目前正被逐漸清除SOI材料制備的兩個(gè)主流技術(shù)——SIMOX和BONDEDSOI最近都有了重大進(jìn)展SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第62頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇鍵合(Bonded)技術(shù)：硅膜質(zhì)量高埋氧厚度和硅膜厚度可以隨意調(diào)整適合于功率器件及MEMS技術(shù)硅膜減薄一直是制約該技術(shù)發(fā)展的重要障礙鍵合要用兩片體硅片制成一片SOI襯底，成本至少是體硅的兩倍SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第63頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇SOI材料質(zhì)量近幾年有了驚人進(jìn)步生產(chǎn)能力和成本成為關(guān)鍵問題Smart-Cut技術(shù)和低劑量SIMOX技術(shù)是兩個(gè)最有競爭力的技術(shù)SOI將成為繼硅外延片之后的下一代硅材料SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第64頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇浮體效應(yīng)是影響SOI技術(shù)廣泛應(yīng)用的另一原因?qū)OI器件的浮體效應(yīng)沒有一個(gè)清楚的認(rèn)識(shí)如何克服浮體效應(yīng)導(dǎo)致的閾值電壓浮動(dòng)、記憶效應(yīng)、遲滯效應(yīng)等對(duì)實(shí)際電路的影響，還不很清楚浮體效應(yīng)可以導(dǎo)致數(shù)字電路的邏輯失真和功耗的增大SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第65頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇全耗盡SOIMOSFET可以抑制浮體效應(yīng)，并有良好的亞閾特性和短溝效應(yīng)控制超薄FDSOIMOSFET的閾值電壓比較困難閾值電壓與硅膜厚度的關(guān)系極為敏感較大的寄生源漏電阻等SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第66頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇體硅技術(shù)迅速發(fā)展和巨大成功抑制了人們投入SOI技術(shù)研究的熱情工業(yè)界不愿花時(shí)間和金錢在SOI工藝的優(yōu)化上，使SOI技術(shù)的優(yōu)越性不能得以充分發(fā)揮現(xiàn)在形勢正在發(fā)生微妙變化，手提電腦、手提電話迅速興起，促發(fā)了人們對(duì)低壓、低功耗及超高速電路的需求，體硅CMOS電路在這些方面有難以逾越的障礙SOI技術(shù)發(fā)展的新機(jī)遇SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第67頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇影響降低電源電壓的因素體效應(yīng)寄生結(jié)電容當(dāng)電源電壓降低時(shí)，會(huì)使電路驅(qū)動(dòng)電流減小、泄漏電流增加，引起電路的速度下降和功耗增加SOI是最佳選擇SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第68頁!SOI技術(shù)挑戰(zhàn)和機(jī)遇CPU：功耗與速度的矛盾突出IBM公司報(bào)道了采用0.13mSOI工藝研制的微處理器電路的功耗比相應(yīng)體硅電路低1/3，速度增加35％，性能提高20~30％，而成本僅增加10％AMD已經(jīng)全面生產(chǎn)低壓SOICPUSOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第69頁!SOI(Silicon-On-Insulator):

（絕緣襯底上的硅)技術(shù)SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第70頁!SOI器件與電路制備技術(shù)抑制邊緣寄生效應(yīng)環(huán)形柵器件邊緣注入抑制背溝道晶體管效應(yīng)背溝道注入抑制襯底浮置效應(yīng)襯底接地硅化物工藝防止將硅膜耗盡SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第71頁!Tpd=37ps

柵長為90納米的柵圖形照片凹陷溝道SOI器件SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第72頁!MILC平面雙柵器件

平面雙柵是理想的雙柵器件但工藝復(fù)雜，關(guān)鍵是雙柵自對(duì)準(zhǔn)、溝道區(qū)的形成，等待著工藝上的突破利用MILC（metalinducedlateralcrystallization）和高溫退火技術(shù)實(shí)現(xiàn)平面雙柵器件精確的自對(duì)準(zhǔn)雙柵工藝相對(duì)簡單SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第73頁!(a)(b)N+N+(c)N+N+(d)N+N+(e)Ni(f)substratesubstratesubstratesubstratesubstrate硅片氧化5000?;連續(xù)淀積SiN(500?),LTO(2000?),a-Si(500?）和LTO(2000?);光刻并刻蝕淀積2500?a-Si;磷離子注入;淀積4500?LTO;CMP然后干法刻蝕去除顯露的a-SiBOE去除LTOMILC:淀積LTO;光刻長條窗口;鎳淀積;退火550℃.去除LTO,鎳;刻蝕形成有源區(qū)。底部的LTO顯露.substrateSiliconOxideNitride新的自對(duì)準(zhǔn)平面雙柵MOS晶體管工藝集成方案提出及工藝過程SOI器件和電路制造工藝共84頁，您現(xiàn)在瀏覽的是第74頁!DSOI(S/DonInsulator)器件結(jié)構(gòu)與制作(1)DSOI器件剖面圖S/D下方是SiO2

常規(guī)CMOS工藝(2)