計(jì)算機(jī)硬件技術(shù)基礎(chǔ)課件

計(jì)算機(jī)硬件技術(shù)基礎(chǔ)學(xué)時(shí)數(shù)安排講課：54學(xué)時(shí)實(shí)驗(yàn)：36學(xué)時(shí)課件制作：黃勤 甘思源李楠聯(lián)系電話：65106554計(jì)算機(jī)硬件技術(shù)基礎(chǔ)學(xué)時(shí)數(shù)安排講課：54學(xué)時(shí)實(shí)驗(yàn)：36學(xué)1第一章微型計(jì)算機(jī)基礎(chǔ)第二章Intel系列微處理器第三章80486微處理器指令系統(tǒng)第四章匯編語(yǔ)言程序設(shè)計(jì)第五章存儲(chǔ)器及存儲(chǔ)管理第六章輸入/輸出方式與接口芯片第七章外設(shè)接口技術(shù)第八章總線目錄第一章微型計(jì)算機(jī)基礎(chǔ)第二章Intel系列微處理器第2㈠教學(xué)目標(biāo)介紹微機(jī)的基本知識(shí)以及微機(jī)系統(tǒng)的結(jié)構(gòu)、工作原理、主要性能指標(biāo)和現(xiàn)代微機(jī)的先進(jìn)技術(shù)。㈡學(xué)習(xí)要求通過(guò)本章的學(xué)習(xí)，要求了解微機(jī)的基本結(jié)構(gòu)、簡(jiǎn)單工作過(guò)程及現(xiàn)代微機(jī)的基本知識(shí)。第一章微型計(jì)算機(jī)基礎(chǔ)㈢講授內(nèi)容㈠教學(xué)目標(biāo)介紹微機(jī)的基本知識(shí)以及微機(jī)系統(tǒng)3第一章微型計(jì)算機(jī)基礎(chǔ)第一節(jié)微型計(jì)算機(jī)的組成第二節(jié)微型計(jì)算機(jī)的硬件結(jié)構(gòu)及簡(jiǎn)單工作過(guò)程第三節(jié)微型計(jì)算機(jī)中的先進(jìn)計(jì)算機(jī)技術(shù)第四節(jié)微型計(jì)算機(jī)的主要性能指標(biāo)及典型微型計(jì)算機(jī)第一章微型計(jì)算機(jī)基礎(chǔ)第一節(jié)微型計(jì)算機(jī)的組成第二節(jié)4第一節(jié)微型計(jì)算機(jī)的組成二、微型計(jì)算機(jī)的硬件組成一、微型計(jì)算機(jī)系統(tǒng)的組成硬件和軟件兩大部分組成第一節(jié)微型計(jì)算機(jī)的組成二、微型計(jì)算機(jī)的硬件組成一、微型計(jì)51.存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)程序和數(shù)據(jù)的部件。計(jì)算機(jī)的存儲(chǔ)器分為兩大部分，一部分為內(nèi)部存儲(chǔ)器或主存儲(chǔ)器，簡(jiǎn)稱內(nèi)存或主存；另一部分為外部存儲(chǔ)器或輔助存儲(chǔ)器，簡(jiǎn)稱外存或輔存。存儲(chǔ)容量描述存儲(chǔ)器存儲(chǔ)二進(jìn)制信息量多少的指標(biāo)。存儲(chǔ)二進(jìn)制信息的基本單位是位（bit，b）。一般把8個(gè)二進(jìn)制位組成的通用基本單元叫作字節(jié)（Byte，B）。微型計(jì)算機(jī)中通常以字節(jié)為單位表示存儲(chǔ)容量。1024B為1KB1024KB為1MB1024MB為1GB1024GB為1TB存儲(chǔ)速度描述存儲(chǔ)器工作快慢程度的指標(biāo)，它指信息存入存儲(chǔ)器和從存儲(chǔ)器中取出所需要的時(shí)間。存儲(chǔ)的類型半導(dǎo)體存儲(chǔ)器磁記錄存儲(chǔ)器光盤存儲(chǔ)器1.存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)程序和數(shù)據(jù)的部件。計(jì)62.微處理器微處理器是微型計(jì)算機(jī)的運(yùn)算和控制指揮中心。不同的微處理器，其性能有所不同，但基本組成是相同的，由運(yùn)算器、控制器和寄存器陣列三個(gè)主要部件組成。2.微處理器微處理器是微型計(jì)算機(jī)的運(yùn)算和控制指揮中7①運(yùn)算器執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算的部件，由累加器（Accumulator，A）、暫存器（Temporary，TMP）、算術(shù)邏輯單元（ArithmaticLogicUnit，ALU）、標(biāo)志寄存器（FlagRegisters，F(xiàn)）和一些邏輯電路組成。累加器算術(shù)邏輯單元標(biāo)志寄存器CF進(jìn)位標(biāo)志

CF=1運(yùn)算時(shí)產(chǎn)生了進(jìn)/借位

0運(yùn)算時(shí)無(wú)進(jìn)/借位

ZF零標(biāo)志

ZF=1運(yùn)算結(jié)果為0

0運(yùn)算結(jié)果非零

SF符號(hào)標(biāo)志

SF=1運(yùn)算結(jié)果為負(fù)

0運(yùn)算結(jié)果為正

AF輔助進(jìn)位標(biāo)志

AF=1運(yùn)算時(shí)有輔助進(jìn)/借位

0運(yùn)算時(shí)無(wú)輔助進(jìn)/借位

PF奇偶標(biāo)志

PF=1運(yùn)算結(jié)果中“1”的個(gè)數(shù)為偶數(shù)

0運(yùn)算結(jié)果中“1”的個(gè)數(shù)為奇數(shù)

OF符號(hào)標(biāo)志

OF=1有溢出0無(wú)溢出①運(yùn)算器執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算的部件，由累加器8如：兩無(wú)符號(hào)數(shù)A、B進(jìn)行比較：=若A－B后有ZF=1，則AB若A－B后有CF=1，則AB＜若是帶符號(hào)數(shù)進(jìn)行大小比較，能用CF標(biāo)志來(lái)判斷？例：A=FFH，B=01H；A－B=FEH，此時(shí)CF=0，A＞B？對(duì)帶符號(hào)數(shù)的大小判斷有兩種方法方法一：數(shù)值與符號(hào)分開判斷方法二：數(shù)值與符號(hào)同時(shí)判斷例：若A＞0，B＜0，應(yīng)有A＞B成立①A=100D，B=－50D，A－B有：01100100B＋00110010B10010110BSF=1A＜B？②A=15D，B=－5D，A－B有：00001111B＋00000101B00010100BSF=0A＞B？如：兩無(wú)符號(hào)數(shù)A、B進(jìn)行比較：=若A－B后有ZF=1，9對(duì)帶符號(hào)數(shù)的大小判斷應(yīng)先判溢出標(biāo)志OF，即A－B后，若OF=1則SF=1A＞BSF=0A＜B若OF=0則SF=0A＞BSF=1A＜B對(duì)帶符號(hào)數(shù)的大小判斷應(yīng)先判溢出標(biāo)志OF，即A－B后，若10②控制器控制器是指令執(zhí)行部件，包括取指令、分析指令（指令譯碼）和執(zhí)行指令，由指令寄存器（InstructionRegister，IR）、指令譯碼器（InstructionDecoder，ID）和定時(shí)控制電路（TimingandControl）等組成。③寄存器陣列寄存器陣列主要包含兩類寄存器，一是通用寄存器，供用戶使用；二是一些用途固定的專用寄存器，如程序計(jì)數(shù)器、堆棧指示器。程序計(jì)數(shù)器PC用于存放下一條要執(zhí)行的指令在存儲(chǔ)器中存放的地址。堆棧和堆棧指示器SP堆棧是一塊設(shè)在內(nèi)存中按先進(jìn)后出（FirstInLastOut，F(xiàn)ILO）原則組織的存儲(chǔ)區(qū)域，用于存放數(shù)據(jù)。數(shù)據(jù)存入棧區(qū)稱為壓入（PUSH），從棧區(qū)中取出數(shù)據(jù)稱為彈出（POP）。②控制器控制器是指令執(zhí)行部件，包括取指令、分析11三、微型計(jì)算機(jī)的軟件組成堆棧指示器SP用于指示當(dāng)前棧頂元素所在的位置，無(wú)論是壓棧還是彈?？偸窃跅ｍ斶M(jìn)行的。隨著對(duì)堆棧的壓入和彈出操作，SP的值會(huì)自動(dòng)變化，NN-1N-K+1N-K┇┇堆棧區(qū)（K個(gè)單元）SP數(shù)據(jù)存放方式為先進(jìn)后出(FILO)┇3.輸入輸出設(shè)備輸入設(shè)備輸出設(shè)備計(jì)算機(jī)的軟件包含系統(tǒng)軟件和應(yīng)用軟件兩部分。系統(tǒng)軟件是使用和管理計(jì)算機(jī)的軟件，如操作系統(tǒng)、數(shù)據(jù)庫(kù)管理系統(tǒng)、網(wǎng)絡(luò)管理系統(tǒng)以及各種語(yǔ)言處理程序、系統(tǒng)維護(hù)程序等。應(yīng)用軟件則是用戶根據(jù)自己的需要，為解決某一實(shí)際問(wèn)題而編制的程序，如企業(yè)的財(cái)務(wù)管理、人事管理，設(shè)備狀態(tài)監(jiān)測(cè)的數(shù)據(jù)采集與處理等。三、微型計(jì)算機(jī)的軟件組成堆棧指示器SP用于指12第二節(jié)微型計(jì)算機(jī)的硬件結(jié)構(gòu)及簡(jiǎn)單工作過(guò)程一、硬件結(jié)構(gòu)微型計(jì)算機(jī)在硬件上普遍采用總線結(jié)構(gòu)，總線結(jié)構(gòu)使系統(tǒng)構(gòu)成方便，并具有很好的可維護(hù)性和可擴(kuò)展性。第二節(jié)微型計(jì)算機(jī)的硬件結(jié)構(gòu)一、硬件結(jié)構(gòu)微型計(jì)算機(jī)13二、總線所謂總線，就是一組用于信息公共傳輸?shù)男盘?hào)線，連在總線上的所有部件均能使用的公共線路，但使用必須是分時(shí)的。按傳輸信息方向，總線分為只能單方向傳輸信息的單向總線和可以雙向傳送信息的雙向總線。按傳輸信息類別，總線分為傳輸數(shù)據(jù)信息的數(shù)據(jù)總線（DataBus,DB）、傳輸?shù)刂沸畔⒌牡刂房偩€（AddressBus，AB）和傳輸控制信息的控制總線（ControlBus,CB）。三、數(shù)據(jù)總線、地址總線、控制總線因?yàn)閿?shù)據(jù)傳輸是雙向的，故DB是雙向總線。DB的位數(shù)越寬，一次數(shù)據(jù)傳輸?shù)男畔⒘烤驮酱螅?位DB一次只能傳輸1個(gè)字節(jié)的數(shù)據(jù)信息，而64位DB則一次可以傳輸8個(gè)字節(jié)的數(shù)據(jù)信息。數(shù)據(jù)總線DB二、總線所謂總線，就是一組用于信息公共傳輸?shù)男盘?hào)線，14因?yàn)榈刂沸畔⒖偸怯晌⑻幚砥靼l(fā)出，尋址存儲(chǔ)器或外設(shè)，故AB為單向總線。AB的位數(shù)越寬，尋址的空間就越大。8位微處理器的地址總線為16位，即有AB15～AB016條地址線，尋址范圍為216=64KB；目前生產(chǎn)的微處理器尋址范圍已達(dá)到64GB。CB包括微處理器向存儲(chǔ)器發(fā)送的讀選通信號(hào)RD、寫選通信號(hào)WR，以及外設(shè)向微處理器發(fā)送的中斷請(qǐng)求信號(hào)NMI、INTR等?？刂瓶偩€的各位作用不同，且一般都是單向的。地址總線AB控制總線CB根據(jù)總線的組織方式，可把微型計(jì)算機(jī)的硬件結(jié)構(gòu)分為單總線、面向微處理器雙總線和面向存儲(chǔ)器雙總線結(jié)構(gòu)。因?yàn)榈刂沸畔⒖偸怯晌⑻幚砥靼l(fā)出，尋址存儲(chǔ)器或外設(shè)，故AB為單15單總線結(jié)構(gòu)的微型計(jì)算機(jī)面向微處理器的雙總線結(jié)構(gòu)微型計(jì)算機(jī)單總線結(jié)構(gòu)的微型計(jì)算機(jī)面向微處理器的雙總線結(jié)構(gòu)微型計(jì)算機(jī)16面向存儲(chǔ)器的雙總線結(jié)構(gòu)微型計(jì)算機(jī)四、簡(jiǎn)單工作過(guò)程取指令、分析指令、執(zhí)行指令以一個(gè)簡(jiǎn)單程序執(zhí)行過(guò)程為例，說(shuō)明計(jì)算機(jī)是怎樣工作的。程序功能：5CH+2EH，如結(jié)果無(wú)溢出，將結(jié)果存放到內(nèi)存0200H單元后停機(jī)；如有溢出，則直接停機(jī)。面向存儲(chǔ)器的雙總線結(jié)構(gòu)微型計(jì)算機(jī)四、簡(jiǎn)單工作過(guò)程取指令、分析17程序如下： ORG 1000H 對(duì)應(yīng)機(jī)器碼1：MOV A，5CH ；B0H 5CH2：ADD A，2EH ；04H2EH3：JO 100AH ；70H0AH4：MOV (0200H),A ;10HA2H00H02H5:HLT ;F4H程序如下：18計(jì)算機(jī)硬件技術(shù)基礎(chǔ)課件19第三節(jié)微型計(jì)算機(jī)中的先進(jìn)計(jì)算機(jī)技術(shù)一、中斷技術(shù)計(jì)算機(jī)暫停（或稱為掛起）正在執(zhí)行的程序轉(zhuǎn)去處理隨機(jī)事件，隨機(jī)事件處理完畢后，再恢復(fù)執(zhí)行原來(lái)的程序的過(guò)程稱為中斷。二、流水線技術(shù)流水線（Pipeline）技術(shù)是一種將一條指令的執(zhí)行過(guò)程分解為多個(gè)步驟，并讓幾條指令的不同步驟操作在時(shí)間上重疊，從而實(shí)現(xiàn)幾條指令并行處理，提高程序運(yùn)行速度的技術(shù)。每一個(gè)步驟均由一個(gè)獨(dú)立的電路來(lái)完成，若干個(gè)完成不同操作步驟的電路組成了指令流水線。第三節(jié)微型計(jì)算機(jī)中的先進(jìn)計(jì)算機(jī)技術(shù)一、中斷技術(shù)計(jì)20三、亂序執(zhí)行技術(shù)所謂亂序執(zhí)行（OutofOrderExecution）技術(shù)就是允許指令按照不同于程序中指定的順序發(fā)送給執(zhí)行部件，從而加速程序執(zhí)行過(guò)程的一種最新技術(shù)。它本質(zhì)上是按數(shù)據(jù)流驅(qū)動(dòng)原理工作的（傳統(tǒng)的計(jì)算機(jī)都是按指令流驅(qū)動(dòng)原理工作的），根據(jù)操作數(shù)是否準(zhǔn)備好來(lái)決定一條指令是否立即執(zhí)行。不能立即執(zhí)行的指令先擱置一邊，而把能立即執(zhí)行的后續(xù)指令提前執(zhí)行。四、推測(cè)執(zhí)行技術(shù)推測(cè)執(zhí)行技術(shù)（或稱為預(yù)測(cè)執(zhí)行技術(shù)）是為了充分發(fā)揮流水線與并行執(zhí)行技術(shù)和分支超順序執(zhí)行技術(shù)而采取的一種先進(jìn)計(jì)算機(jī)技術(shù)。三、亂序執(zhí)行技術(shù)所謂亂序執(zhí)行（OutofOr21五、高速緩沖存儲(chǔ)器技術(shù)在32位微機(jī)中，為了加快處理速度，在CPU與主存儲(chǔ)器之間增設(shè)了一級(jí)或兩級(jí)高速小容量存儲(chǔ)器，稱之為高速緩沖存儲(chǔ)器（Cache）。高速緩沖存儲(chǔ)器的存取速度比主存要快一個(gè)數(shù)量級(jí)，大體與CPU的速度相當(dāng)。CPU在取指令或取操作數(shù)時(shí)，首先看其是否在高速緩沖存儲(chǔ)器中，不在時(shí)才訪問(wèn)主存儲(chǔ)器。指令或操作數(shù)在高速緩沖存儲(chǔ)器中時(shí)，稱為“命中”，反之稱為“未命中”。CPUCache內(nèi)存速度相當(dāng)五、高速緩沖存儲(chǔ)器技術(shù)在32位微機(jī)中，為了加快處理速22六、虛擬存儲(chǔ)器技術(shù)虛擬存儲(chǔ)器技術(shù)是一種通過(guò)硬件和軟件結(jié)合擴(kuò)大用戶可用存儲(chǔ)空間的技術(shù)。它在內(nèi)存儲(chǔ)器和外存儲(chǔ)器（軟盤、硬盤或光盤）之間增加一些的硬件和軟件，使兩者形成一個(gè)有機(jī)整體。例：設(shè)80386中的Cache為32K若在一程序執(zhí)行到一條轉(zhuǎn)移指令JMPNEXT未命中┇JMPNEXT┇┇NEXT:MOVA，5CH┇32K(Cache)內(nèi)存CPU將NEXT以下32K程序復(fù)制到Cache中六、虛擬存儲(chǔ)器技術(shù)虛擬存儲(chǔ)器技術(shù)是一種通過(guò)硬件和軟件23第四節(jié)微型計(jì)算機(jī)的主要性能指標(biāo)及典型微型計(jì)算機(jī)一、主要性能指標(biāo)字長(zhǎng)存儲(chǔ)容量運(yùn)算速度外設(shè)擴(kuò)展能力軟件配置指計(jì)算機(jī)內(nèi)部一次可以處理的二進(jìn)制數(shù)碼的位數(shù)。計(jì)算機(jī)的運(yùn)算速度一般用每秒鐘所能執(zhí)行的指令條數(shù)來(lái)表示。由于不同類型的指令的執(zhí)行時(shí)間不同，因而運(yùn)算速度的計(jì)算方法也不同，指微型計(jì)算機(jī)配接各種外部設(shè)備的可能性、靈活性和適應(yīng)性。軟件是計(jì)算機(jī)的重要組成部分，它配置是否齊全，直接關(guān)系到計(jì)算機(jī)性能的好壞和效率的高低。第四節(jié)微型計(jì)算機(jī)的主要性能指標(biāo)及典型一、主要性能指標(biāo)字長(zhǎng)存24二、PC系列微機(jī)簡(jiǎn)介（教材P15～P17自學(xué)）三、PC486硬件特點(diǎn)（教材P17～P21自學(xué)）四、PCPentium的硬件特點(diǎn)（教材P21～P22自學(xué)）二、PC系列微機(jī)簡(jiǎn)介（教材P15～P17自學(xué)）三、P25第二章Intel系列微處理器㈠教學(xué)目標(biāo)㈡學(xué)習(xí)要求㈢講授內(nèi)容介紹微處理器的基本概念，80x86微處理器的體系結(jié)構(gòu)、工作方式及引腳功能。通過(guò)本章的學(xué)習(xí)，要求掌握Intel80x86系列微處理器內(nèi)部結(jié)構(gòu)的特點(diǎn)，工作方式及方式轉(zhuǎn)換，常用引腳功能的特點(diǎn)。

第二章Intel系列微處理器㈠教學(xué)目標(biāo)㈡學(xué)習(xí)26第二章Intel系列微處理器第一節(jié)Intel系列微處理器概述第二節(jié)80486微處理器的體系結(jié)構(gòu)第三節(jié)Pentium微處理器的體系結(jié)構(gòu)第二章Intel系列微處理器第一節(jié)Intel系列微處27一、8086／8088微處理器8086是標(biāo)準(zhǔn)16位微處理器，內(nèi)外數(shù)據(jù)總線都為16位；8088是準(zhǔn)16位微處理器，內(nèi)數(shù)據(jù)總線為16位，外數(shù)據(jù)總線為8位。8086／8088除了外數(shù)據(jù)位數(shù)及與此相關(guān)的部分邏輯稍有不同外，內(nèi)部結(jié)構(gòu)和基本性能相同，指令系統(tǒng)完全兼容。在8086／8088的設(shè)計(jì)中，引人了兩個(gè)重要的概念：

指令流水線存儲(chǔ)器分段這兩個(gè)概念在以后升級(jí)的INTEL系列微處理器中一直被沿用和發(fā)展。正是這兩個(gè)概念的引入，使8086／8088與原來(lái)的8位微處理器相比，在運(yùn)行速度、處理能力和對(duì)存儲(chǔ)空間訪問(wèn)等性能方面有很大提高。第一節(jié)Intel系列微處理器概述一、8086／8088微處理器8086是標(biāo)準(zhǔn)128

8086/8088內(nèi)部結(jié)構(gòu)示意圖8086/8088內(nèi)部結(jié)構(gòu)示意圖29總線接口單元BIU由段寄存器（CS、DS、SS、ES）、指令指針寄存器（IP）、內(nèi)部暫存器、指令隊(duì)列、地址加法器及總線控制電路組成。它的主要作用是負(fù)責(zé)執(zhí)行所有的“外部總線”操作，即當(dāng)EU從指令隊(duì)列中取走指令時(shí)，BIU即從內(nèi)存中取出后續(xù)的指令代碼放入隊(duì)列中；當(dāng)EU需要數(shù)據(jù)時(shí)，BIU根據(jù)EU輸出的地址，從指定的內(nèi)存單元或外設(shè)中取出數(shù)據(jù)供EU使用；當(dāng)運(yùn)算結(jié)束時(shí)，BIU將運(yùn)算結(jié)果送給指定的內(nèi)存單元或外設(shè)。指令隊(duì)列主要使8086/8088的EU和BIU并行工作，取指令操作、分析指令操作重疊進(jìn)行，從而形成了兩級(jí)指令流水線結(jié)構(gòu)，減少了CPU為取指令而必須等待的時(shí)間，提高了CPU的利用率，加快了整機(jī)運(yùn)行速度，也降低了對(duì)存儲(chǔ)器存取速度的要求。執(zhí)行單元EU由通用寄存器、運(yùn)算數(shù)據(jù)寄存器、算術(shù)邏輯單元（ALU）及EU控制電路組成。它的主要作用是分析和執(zhí)行指令，即EU控制電路從指令隊(duì)列取出指令代碼，經(jīng)譯碼，發(fā)出相應(yīng)的控制信號(hào)；數(shù)據(jù)在ALU中進(jìn)行運(yùn)算；運(yùn)算過(guò)程及結(jié)果的某些特征保留在標(biāo)志寄存器（EFLAGS）中?？偩€接口單元BIU由段寄存器（CS、DS、SS、ES）、指令30段寄存器為8086/8088采用存儲(chǔ)器分段管理提供了主要的硬件支持。8086/8088可尋址的存儲(chǔ)器空間為1MB。通過(guò)分段管理，把1MB的物理存儲(chǔ)空間分成若干邏輯段，每段最大為64KB。段的起始單元地址叫段基址。存儲(chǔ)器的分段方式不是唯一的，各段之間可以連續(xù)、分離、部分重疊和完全重疊。這主要取決于對(duì)各個(gè)段寄存器的預(yù)置內(nèi)容。一個(gè)具體的存儲(chǔ)單元的物理地址，可以屬于一個(gè)邏輯段，也可以同屬于幾個(gè)邏輯段。8086/8088的4個(gè)當(dāng)前段分別稱為：代碼段、數(shù)據(jù)段、堆棧段、附加段

采用存儲(chǔ)器分段管理后，存儲(chǔ)器地址有物理地址和邏輯地址之分。CPU訪問(wèn)存儲(chǔ)器時(shí)，地址總線AB上送出的是物理地址。

編程時(shí)則采用邏輯地址，邏輯地址有段基址和段內(nèi)偏移地址兩部分組成，兩者都是16位。段寄存器為8086/8088采用存儲(chǔ)器分段管理提供了31

由16位邏輯地址變換為20位物理地址的關(guān)系如下：物理地址=段基址*16+段內(nèi)偏移

物理地址的生成是在BIU的地址加法器中完成的。

物理地址生成示意圖由16位邏輯地址變換為20位物理地址的關(guān)系如下：32二、80286微處理器80286是一種增強(qiáng)微處理器型標(biāo)準(zhǔn)16位微處理器。與8086/8088相比，結(jié)構(gòu)上的改進(jìn)與性能上的提高主要體現(xiàn)在以下幾個(gè)方面：

①

內(nèi)部有執(zhí)行單元（EU）、總線單元（BU）、指令單元（IU）和地址單元（AU）4個(gè)獨(dú)立的部分并行操作，可實(shí)現(xiàn)4級(jí)流水線作業(yè)，使數(shù)據(jù)吞吐率大大提高。

②

地址總線與數(shù)據(jù)總線完全分開使用。③存儲(chǔ)空間有兩種工作方式：實(shí)地址方式和保護(hù)虛擬地址方式（保護(hù)方式）。實(shí)地址方式有1MB的空間；保護(hù)方式有16MB的空間。④在保護(hù)方式下，4個(gè)段寄存器裝入的不再是段基址，而是指向段描述符表中某個(gè)段描述符的索引值，稱為段選擇符。

總之，80286主要是增強(qiáng)了多用戶、多任務(wù)系統(tǒng)所必須的任務(wù)轉(zhuǎn)換功能、虛擬存儲(chǔ)器管理功能和多種保護(hù)功能，不僅運(yùn)算速度大為提高，而且支持多用戶、多任務(wù)操作。二、80286微處理器80286是一種增強(qiáng)微處理器型33三、80386/80486微處理器

80386/80486是針對(duì)多用戶和多任務(wù)的應(yīng)用而推出的32位微處理器，與80286相比，它在結(jié)構(gòu)和性能上的主要特點(diǎn)如下：①

內(nèi)部寄存器數(shù)量明顯增加，它具有全32位數(shù)據(jù)處理能力，還可以進(jìn)行64位的數(shù)據(jù)運(yùn)算。②片內(nèi)存儲(chǔ)管理部件可實(shí)現(xiàn)段頁(yè)式存儲(chǔ)管理，比80286可提供更大的虛擬存儲(chǔ)空間和物理存儲(chǔ)空間。③

比80286新增了一種保護(hù)模式下的工作方式，即虛擬8086方式。④

80486增加到6級(jí)指令流水線。⑤

提供了32位外部總線接口，最大數(shù)據(jù)傳輸速率顯著提高。⑥

運(yùn)算速度大大加快。三、80386/80486微處理器80386/8034四、Pentium微處理器

Pentium是一種高性能的64位微處理器，它對(duì)80486作了下列重大的改進(jìn)：①

采用超標(biāo)量體系結(jié)構(gòu)，內(nèi)含兩條指令流水線。②

內(nèi)置的浮點(diǎn)運(yùn)算部件采用超流水線技術(shù)。③

增加了分支指令預(yù)測(cè)。④

內(nèi)置了指令和數(shù)據(jù)兩個(gè)獨(dú)立的超流水線技術(shù)。⑤

采用64位外部數(shù)據(jù)總線。⑥

引入了大型計(jì)算機(jī)中采用的內(nèi)部錯(cuò)誤檢測(cè)、功能冗余校驗(yàn)和錯(cuò)誤報(bào)告等自診斷功能。⑦

進(jìn)行了更多的可測(cè)性設(shè)計(jì)。⑧

提供了獨(dú)特的性能監(jiān)察功能，以利于軟、硬件產(chǎn)品的優(yōu)化和升級(jí)。⑨

提供了靈活的存儲(chǔ)器頁(yè)面管理功能。四、Pentium微處理器Pentium是一種35第二節(jié)80486微處理器的體系結(jié)構(gòu)一、80486的體系結(jié)構(gòu)特點(diǎn)80486是32位高性能處理器，它以提高性能和面向多處理器系統(tǒng)結(jié)構(gòu)為主要目標(biāo)，它具有如下的特點(diǎn)：①

80486采用的是單倍的時(shí)鐘頻率，即在80486CPU的CLK端輸入的外部時(shí)鐘頻率就是其內(nèi)部處理器的工作時(shí)鐘頻率。②

內(nèi)部包含有8K字節(jié)的指令/數(shù)據(jù)合用型高速緩存器。③

內(nèi)部包含了相當(dāng)于增強(qiáng)型80387功能的浮點(diǎn)協(xié)處理器。④

對(duì)使用頻率較高的基本指令，由原來(lái)的微代碼控制改為硬件邏輯直接控制，并在指令執(zhí)行單元采用了RISC技術(shù)和流水線技術(shù)。⑤

采用了突發(fā)式總線傳輸方式。第二節(jié)80486微處理器的體系結(jié)構(gòu)一、80486的體系36⑥

內(nèi)部數(shù)據(jù)總線的寬度有32位、64位等多種，并分別用于不同單元之間的數(shù)據(jù)通路⑦

對(duì)某些內(nèi)部寄存器中部分位的內(nèi)容進(jìn)行了變動(dòng)和增加。⑧

面向多處理器結(jié)構(gòu)，在總線接口部件上增加了總線監(jiān)視功能，增加了支持多機(jī)操作的指令。⑥內(nèi)部數(shù)據(jù)總線的寬度有32位、64位等多種，并分別用于不同37二、80486的內(nèi)部結(jié)構(gòu)與內(nèi)部寄存器1、內(nèi)部結(jié)構(gòu)二、80486的內(nèi)部結(jié)構(gòu)與內(nèi)部寄存器1、內(nèi)部結(jié)構(gòu)38①總線接口單元

主要用于外部地址、數(shù)據(jù)和控制總線管理，完成預(yù)取指令、讀/寫數(shù)據(jù)等總線操作。②指令預(yù)取單元內(nèi)含一個(gè)32字節(jié)的指令預(yù)取隊(duì)列，當(dāng)指令預(yù)取隊(duì)列不滿且總線空閑時(shí)，指令預(yù)取單元通過(guò)總線接口單元從存儲(chǔ)器讀取指令放到隊(duì)列中。指令預(yù)取單元平均可以預(yù)取10條指令。③指令譯碼單元從指令預(yù)取隊(duì)列中讀取指令，進(jìn)行預(yù)譯碼后將其送入已譯碼的指令隊(duì)列等待執(zhí)行。如果預(yù)譯碼時(shí)發(fā)現(xiàn)是轉(zhuǎn)移或調(diào)用指令，可提前通知總線接口部件去新的目標(biāo)地址取指令，以刷新指令預(yù)取隊(duì)列。④指令執(zhí)行單元

完成各種算術(shù)邏輯運(yùn)算和變址地址生成。在控制單元中，大多數(shù)指令采用微程序控制結(jié)構(gòu)執(zhí)行，常用基本指令采用硬件邏輯控制執(zhí)行。①總線接口單元主要用于外部地址、數(shù)據(jù)和控制總線管理，39⑤段管理單元用于存儲(chǔ)器分段管理，將邏輯地址變換為32位線性地址。⑥頁(yè)管理單元用于進(jìn)行存儲(chǔ)器分頁(yè)管理，將線性地址變換為32位物理地址。⑦高速緩存單元⑧浮點(diǎn)運(yùn)算單元用于加速指令/數(shù)據(jù)的訪問(wèn)過(guò)程。相當(dāng)于一個(gè)增強(qiáng)型浮點(diǎn)協(xié)處理器80387，專門用作浮點(diǎn)運(yùn)算，可與ALU的整數(shù)運(yùn)算并行進(jìn)行。⑤段管理單元用于存儲(chǔ)器分段管理，將邏輯地址變換為32位線性地4080486的流水線工作示意圖80486的流水線工作示意圖412.內(nèi)部寄存器

1）基本寄存器①通用寄存器②指令指針寄存器（EIP）有8個(gè)32位的EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP；它們的低16位可以單獨(dú)訪問(wèn)被命名為：AX、BX、CX、DX、SI、DI、BP、SP。其中AX、BX、CX、DX還可以分別分成兩個(gè)8位寄存器：AH、AL、BH、BL、CH、CL、DH、DL。EIP用于保存下一條待預(yù)取指令相對(duì)于代碼段基址的偏移量。它的低16位可以單獨(dú)訪問(wèn)，稱之為IP③標(biāo)志寄存器（EFLAGS）：32位標(biāo)志寄存器（EFLAGS）中包含三種標(biāo)志：狀態(tài)標(biāo)志（S）、控制標(biāo)志（C）和系統(tǒng)標(biāo)志（X）。2.內(nèi)部寄存器1）基本寄存器①通用寄存器②指令指針寄42④段寄存器：狀態(tài)標(biāo)志（S）：反映指令執(zhí)行過(guò)程及結(jié)果的狀態(tài)?？刂茦?biāo)志（C）：它僅含一個(gè)標(biāo)志DF，用于控制串操作指令的地址改變方向。系統(tǒng)標(biāo)志（X）：它用于控制I/O、屏蔽中斷、調(diào)試、任務(wù)轉(zhuǎn)換和控制保護(hù)方式與虛擬8086方式間的轉(zhuǎn)換。

80486有6個(gè)段寄存器（CS、SS、DS、ES、FS、GS），用于決定程序使用存儲(chǔ)器區(qū)域塊。其中CS指明當(dāng)前的代碼段；SS指明當(dāng)前的堆棧段；DS、ES、FS和GS指明當(dāng)前的4個(gè)數(shù)據(jù)段。在保護(hù)方式下，80486段的長(zhǎng)度可以在1字節(jié)到4G字節(jié)之間變化；而在實(shí)地址方式下，段的長(zhǎng)度最大為64KB。④段寄存器：狀態(tài)標(biāo)志（S）：反映指令執(zhí)行過(guò)程及結(jié)果的狀態(tài)。43基本寄存器示意圖

基本寄存器示意圖442)系統(tǒng)級(jí)寄存器

系統(tǒng)級(jí)寄存器包括4個(gè)控制寄存器和4個(gè)系統(tǒng)地址寄存器。這些寄存器只能由在特權(quán)級(jí)0上運(yùn)行的程序訪問(wèn)。

4個(gè)控制寄存器的作用是存放全局特性的機(jī)器狀態(tài)，控制片內(nèi)Cache、FPU和分段、分頁(yè)單元的工作。各個(gè)控制寄存器都是32位。①控制寄存器2)系統(tǒng)級(jí)寄存器系統(tǒng)級(jí)寄存器包括4個(gè)控制寄存器和445②系統(tǒng)地址寄存器系統(tǒng)地址寄存器只在保護(hù)方式下使用，所以又叫保護(hù)方式寄存器。80486用4個(gè)寄存器把在保護(hù)方式下常用的數(shù)據(jù)基地址、界限和其他屬性保存起來(lái)，以確保其快速性。

全局描述符表寄存器（GDTR）和局部描述符表寄存器（LDTR）分別用來(lái)存放前述的GDT和LDT的32位線性基地址等內(nèi)容。中斷描述符表寄存器（IDTR）用來(lái)存放中斷描述符表的基址和界限。任務(wù)寄存器TR用來(lái)存放任務(wù)狀態(tài)段（TTS）的基址、界限和其它屬性。②系統(tǒng)地址寄存器系統(tǒng)地址寄存器只在保護(hù)方式下使46③調(diào)試和測(cè)試寄存器80486提供了8個(gè)32位的可編程寄存器來(lái)支持調(diào)試功能。它還定義了5個(gè)測(cè)試寄存器，測(cè)試寄存器實(shí)際上并不是80486體系結(jié)構(gòu)的標(biāo)準(zhǔn)部分，只是為了增強(qiáng)系統(tǒng)的可測(cè)性而引入的附加硬件。③調(diào)試和測(cè)試寄存器80486提供了8個(gè)32位的可47④浮點(diǎn)寄存器13個(gè)浮點(diǎn)寄存器，8個(gè)80位浮點(diǎn)數(shù)據(jù)寄存器用作固定寄存器組或硬件堆棧，1個(gè)16位標(biāo)記字寄存器用來(lái)標(biāo)記每個(gè)數(shù)據(jù)寄存器的內(nèi)容，1個(gè)16位控制寄存器用于提供FPU的若干處理選擇項(xiàng)，1個(gè)16位狀態(tài)寄存器用于反映FPU的總狀態(tài)，2個(gè)48位的指令、數(shù)據(jù)指針寄存器的作用是為用戶編寫錯(cuò)誤處理程序提供指令、數(shù)據(jù)指針。80486的FPU中包含有：

④浮點(diǎn)寄存器13個(gè)浮點(diǎn)寄存器，8個(gè)80位浮點(diǎn)數(shù)據(jù)寄存器用48三、80486的三種工作方式及相互轉(zhuǎn)換（1）實(shí)地址方式：它的工作原理與8086基本相同，主要區(qū)別是80486能借助操作數(shù)長(zhǎng)度前綴，處理32位數(shù)據(jù)，且增加了兩個(gè)數(shù)據(jù)段寄存器FS和GS，提高了運(yùn)行速度。（2）保護(hù)虛地址方式：（3）虛擬8086方式：它引入了虛擬存儲(chǔ)器的概念。CPU可訪問(wèn)的物理存儲(chǔ)空間為4GB，程序可用的虛擬地址空間為64TB。段的長(zhǎng)度在啟動(dòng)頁(yè)功能時(shí)是4GB，不啟動(dòng)頁(yè)功能時(shí)是1MB?？芍С侄嘤脩艉蛦斡脩舻亩嗳蝿?wù)操作，并對(duì)各任務(wù)提供了多方面的保護(hù)機(jī)制。它是一種既有保護(hù)功能又能執(zhí)行8086代碼的工作方式，可以說(shuō)是保護(hù)方式的一種子方式。工作原理與保護(hù)虛擬地址方式下相同，但是程序指定的邏輯地址解釋與8086相同，即可以和實(shí)地址方式下一樣執(zhí)行8086的應(yīng)用程序。三、80486的三種工作方式及相互轉(zhuǎn)換（1）實(shí)地址方式：4980486的三種工作方式和相互轉(zhuǎn)換示意圖

80486的三種工作方式和相互轉(zhuǎn)換示意圖50四、80486的外部引腳信號(hào)四、80486的外部引腳信號(hào)51第三節(jié)Pentium微處理器的體系結(jié)構(gòu)一、Pentium微處理器的內(nèi)部結(jié)構(gòu)Pentium微處理器的內(nèi)部結(jié)構(gòu)

第三節(jié)Pentium微處理器的體系結(jié)構(gòu)一、Penti52Pentium微處理器是Intel公司繼80486之后推出的64位高性能微處理器，它具有超標(biāo)量體系結(jié)構(gòu)、分支預(yù)測(cè)先進(jìn)技術(shù)的采用，分開的指令、數(shù)據(jù)高速緩沖存儲(chǔ)器，以及128位、256位內(nèi)部數(shù)據(jù)總線，64位可成組傳送的外部總線等特點(diǎn)。

Pentium微處理器由總線部件、代碼Cache、指令Cache、預(yù)取緩沖存儲(chǔ)器、指令譯碼部件、整數(shù)運(yùn)算部件、浮點(diǎn)運(yùn)算部件等功能部件組成。二、Pentium微處理器的整數(shù)流水線

Pentium微處理器的整數(shù)流水線與80486微處理器的非常類似，其流水線操作由預(yù)取PF、首次譯碼DI、二次譯碼DI、執(zhí)行EX和寫回WB共5個(gè)操作步驟組成。它在流水線中增加了一些輔助性硬件以加速指令的執(zhí)行。Pentium微處理器是Intel公司繼80486之53（1）超標(biāo)量執(zhí)行

Pentium微處理器配置的超標(biāo)量執(zhí)行機(jī)構(gòu)允許兩條指令以并行方式執(zhí)行。采用的技術(shù)是把生成地址的硬件和算術(shù)運(yùn)算邏輯運(yùn)算部件配置成兩個(gè)各自獨(dú)立的整數(shù)流水線，一個(gè)叫U流水線，另一個(gè)叫V流水線。Pentium微處理器的片內(nèi)Cache是分離式的Cache，即指令代碼Cache和數(shù)據(jù)Cache是各自獨(dú)立的片內(nèi)Cache。當(dāng)執(zhí)行部件對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)時(shí)，由指令Cache和數(shù)據(jù)Cache分別提供指令代碼信息和數(shù)據(jù)信息。總線接口部件內(nèi)包括了各自獨(dú)立的32位地址總線和64位數(shù)據(jù)總線。Pentium微處理器的預(yù)取緩沖部件內(nèi)包括了指令預(yù)取和指令譯碼兩個(gè)子功能部件。Pentium微處理器采用了預(yù)測(cè)新技術(shù)。為了支持這項(xiàng)新技術(shù)，芯片內(nèi)裝備有兩個(gè)預(yù)取緩沖存儲(chǔ)器，一個(gè)是以線性方式來(lái)預(yù)取代碼，另一個(gè)則根據(jù)轉(zhuǎn)移目標(biāo)緩沖存儲(chǔ)器BTB預(yù)取代碼。（2）轉(zhuǎn)移預(yù)測(cè)判斷（1）超標(biāo)量執(zhí)行Pentium微處理器配置的超標(biāo)量54三、Pentium微處理器的浮點(diǎn)流水線（1）浮點(diǎn)流水線操作（2）浮點(diǎn)流水線微體系結(jié)構(gòu)Pentium浮點(diǎn)流水線由預(yù)取PF、首次譯碼D1、二次譯碼D2、取操作數(shù)、首次執(zhí)行X1、二次執(zhí)行X2、寫浮點(diǎn)數(shù)WF和出錯(cuò)報(bào)告ER共8個(gè)操作步驟組成。其中預(yù)取PF和首次譯碼Dl這兩個(gè)操作步驟與整數(shù)流水線中的前兩個(gè)操作步驟公用同一硬件資源。對(duì)“基本”浮點(diǎn)指令來(lái)說(shuō)，也允許單周期通過(guò)，也就是說(shuō)能以每個(gè)時(shí)鐘執(zhí)行一條指令的速率執(zhí)行。Pentium微處理器的浮點(diǎn)流水線由浮點(diǎn)接口、寄存器組及控制部件FIRC、浮點(diǎn)指數(shù)功能部件FEXP、浮點(diǎn)乘法部件FMUL、浮點(diǎn)加法部件FADD、浮點(diǎn)除法部件FDIV以及浮點(diǎn)舍入處理部件PFRND共7個(gè)部件組成。三、Pentium微處理器的浮點(diǎn)流水線（1）浮點(diǎn)流水線操55四、Pentium微處理器的片內(nèi)CachePentium采用了代碼和數(shù)據(jù)各自獨(dú)立的分離式Cache。每一種Cache的規(guī)模大小均為8K字節(jié)，采用的是二路相聯(lián)的映像技術(shù)，每個(gè)Cache行大小為32個(gè)字節(jié)。在每一個(gè)Cache內(nèi)，都裝備有一個(gè)專用的轉(zhuǎn)換旁視緩沖存儲(chǔ)器TLB，用來(lái)快速地將線性地址轉(zhuǎn)換成物理地址。它遵循MESI協(xié)議，既可以將數(shù)據(jù)Cache根據(jù)寫回方案進(jìn)行配置，也可以將數(shù)據(jù)Cache根據(jù)逐行寫貫穿方案進(jìn)行配置。數(shù)據(jù)Cache的標(biāo)記是三端口式的結(jié)構(gòu)，以支持兩個(gè)數(shù)據(jù)的傳送和所訪問(wèn)的周期是在同一時(shí)鐘周期之內(nèi)。指令代碼Cache是一個(gè)固有的寫保護(hù)Cache，指令代碼Cache的標(biāo)記是三端口式的結(jié)構(gòu)，以便對(duì)Cache操作實(shí)施監(jiān)視和對(duì)分割行的訪問(wèn)提供支持。Pentium的數(shù)據(jù)Cache支持U流水線和V流水線的二元訪問(wèn)，以便支持輔助帶寬和簡(jiǎn)化編譯程序的指令調(diào)度算法。四、Pentium微處理器的片內(nèi)CachePen56五、Pentium微處理器的新型體系結(jié)構(gòu)Pentium微處理機(jī)把數(shù)據(jù)總線增至64位，以改善數(shù)據(jù)的傳送速率，同時(shí)支持成組讀周期和成組寫回周期，除此之外，Pentium微處理器還增設(shè)了總線周期流水線，它允許兩個(gè)總線周期同時(shí)進(jìn)行。Pentium存儲(chǔ)管理部件還擁有可選擇的體系結(jié)構(gòu)，允許頁(yè)的大小達(dá)到4M字節(jié)Pentium微處理器增加了對(duì)有效數(shù)據(jù)的完整性檢測(cè)和對(duì)錯(cuò)誤的檢測(cè)能力，對(duì)逐字節(jié)數(shù)據(jù)奇偶校驗(yàn)仍提供支持。隨著新異常事故、機(jī)器校驗(yàn)異常事故的出現(xiàn)，Pentium微處理器還增加了地址奇偶校驗(yàn)、內(nèi)部奇偶校驗(yàn)。除此之外，在Pentium微處理機(jī)上還實(shí)現(xiàn)了功能性冗余校驗(yàn)。Pentium微處理器內(nèi)的譯碼部件的作用是把預(yù)取到預(yù)取緩沖器中的指令進(jìn)行譯碼，以供Pentium微處理器執(zhí)行。在Pentium微處理器控制ROM內(nèi)保存著指令的微代碼，Pentium微處理器就是利用這些微代碼控制各種指令的操作順序?？刂芌OM部件對(duì)V和U兩條指令流水線直接實(shí)施控制功能。五、Pentium微處理器的新型體系結(jié)構(gòu)Pent57㈠教學(xué)目標(biāo)介紹80486的尋址方式及指令系統(tǒng)。㈡學(xué)習(xí)要求通過(guò)本章的學(xué)習(xí)，要求熟悉各種尋址方式的使用場(chǎng)合以及常用指令的使用方法。㈢講授內(nèi)容第三章80486微處理器指令系統(tǒng)㈠教學(xué)目標(biāo)介紹80486的尋址方式及指令系統(tǒng)。㈡58第三章80486微處理器指令系統(tǒng)第一節(jié)80486微處理器尋址方式第二節(jié)80486微處理器指令系統(tǒng)第三章80486微處理器指令系統(tǒng)第一節(jié)80486微處理59第一節(jié)80486微處理器的尋址方式一、操作數(shù)尋址方式

80X86的尋址方式可分為兩類：操作數(shù)的尋址方式和轉(zhuǎn)移地址的尋址方式。

由于操作數(shù)作為指令的操作對(duì)象，可以存儲(chǔ)在存儲(chǔ)器中（稱為存儲(chǔ)器操作數(shù)）、寄存在寄存器中（稱為寄存器操作數(shù)）或直接包含在指令中（稱為立即數(shù)），因此，與之對(duì)應(yīng)有多種尋址方式。80X86粗略地劃分可有3類10種尋址方式，其中訪問(wèn)存儲(chǔ)器操作數(shù)有8種尋址方式。第一節(jié)80486微處理器的尋址方式一、操作數(shù)尋址方式60（1）立即數(shù)尋址在這種尋址的方式下，操作數(shù)作為立即數(shù)直接存在指令中，可為8位，16位和32位。例：

MOVAX，1234H

MOVBL，78HMOVECX，12345678H

以第一條指令為例的立即數(shù)尋址方式的執(zhí)行過(guò)程如圖。立即尋址示意圖（2）寄存器尋址在這種方式下，操作數(shù)存放在CPU某個(gè)8位、16位或32位寄存器中。例： MOVEAX，EDXINCCLMOVDS，AX該尋址方式指令碼短，且無(wú)需從存儲(chǔ)器取操作數(shù)，故執(zhí)行速度快（1）立即數(shù)尋址在這種尋址的方式下，操作數(shù)作為立即數(shù)61（3）直接尋址在這種方式下，指令中的操作數(shù)部分直接給出了操作數(shù)的有效地址EA，它和操作碼一起放在存儲(chǔ)器的代碼段中，可以是16位或32位整數(shù)。但操作數(shù)一般在數(shù)據(jù)段DS中。例：MOVAX，DS：[1000H]；將DS段中1000H和1001H單元的內(nèi)容送到AX中。應(yīng)注意的是，指令中的DS不能省略。（3）直接尋址在這種方式下，指令中的操作數(shù)部分直接給62（4）寄存器間接尋址這種尋址方式下，操作數(shù)所在內(nèi)存單元的EA由規(guī)定的寄存器指出。如果操作數(shù)不在上述規(guī)定的默認(rèn)段，而是在其他的段，則必須在指令中相應(yīng)的操作數(shù)前加上段超越前綴。例如：MOVAX，ES：[SI]MOVAX，DS：[BP]●16位尋址時(shí)，EA可以由SI，DI，BP或BX提供。(其中BX、BP也稱基址寄存器，SI、DI稱變址寄存器）若以SI，DI，BX間接尋址，則默認(rèn)操作數(shù)在DS段中。若以BP間接尋址，則默認(rèn)操作數(shù)在SS段中●32位尋址時(shí)，8個(gè)32位通用寄存器均可作間址寄存器。除ESP，EBP默認(rèn)段寄存器為SS外，其余6個(gè)通用寄存器均默認(rèn)段寄存器為DS。MOVSI，1000HMOVAX，[SI]（4）寄存器間接尋址這種尋址方式下，操作數(shù)所在內(nèi)存單元的EA63（5）寄存器相對(duì)尋址方式MOVEAX，[BX+24]；也可以寫成MOVEAX，24[BX]MOVDX，[EAX+1500]；也可以寫成MOVDX，1500[EAX]MOVDX，[BX+SI]（6）基址變址尋址方式（7）相對(duì)基址變址尋址方式MOVDX，[BX+SI+24]（8）比例變址尋址方式MOVDX，[變址寄存器×比例因子+位移量]其中比例因子可以是1，2，4，8中的任一個(gè)數(shù)。除ESP外的任何通用寄存器均可作變址寄存器，且EBP默認(rèn)SS作段寄存器，其余以DS作段寄存器。這種尋址方式只適合于32位尋址的一種情況。（5）寄存器相對(duì)尋址方式MOVEAX，[BX+24]64（9）基址比例變址尋址方式MOVDX，[變址寄存器×比例因子+基址寄存器]（10）相對(duì)基址比例變址尋址方式MOVDX，[基址寄存器+比例因子×變址寄存器+位移量]（9）基址比例變址尋址方式MOVDX，[變址寄存器×比65訪存操作類型默認(rèn)段寄存器允許超越的段寄存器偏移地址寄存器取指令代碼CS無(wú)(E)IP堆棧操作SS無(wú)(E)SP源串?dāng)?shù)據(jù)訪問(wèn)DSCS,SS,ESFS,GS(E)SI目的串?dāng)?shù)據(jù)訪問(wèn)ES無(wú)(E)DI通用數(shù)據(jù)訪問(wèn)DSCS,SS,ES,FS,GS偏移地址以（E）BP、（E）SP間接尋址的指令SSCS,DS,ES,FS,GS偏移地址存儲(chǔ)器尋址時(shí)的段約定訪存操作類型默認(rèn)段寄存器允許超越的段寄存器偏移地址寄存器取指66二、轉(zhuǎn)移地址尋址方式

在指令系統(tǒng)中，有一組指令為程序轉(zhuǎn)移指令。程序轉(zhuǎn)移指令的尋址方式涉及如何確定轉(zhuǎn)移的目標(biāo)地址。目標(biāo)地址可以在段內(nèi)，也可以在段外。二、轉(zhuǎn)移地址尋址方式在指令系統(tǒng)中，有一組指令為程序轉(zhuǎn)67⑴段內(nèi)直接尋址

轉(zhuǎn)移的目標(biāo)地址是當(dāng)前IP寄存器的內(nèi)容和一個(gè)8位或16位位移量之和。指令的匯編語(yǔ)言格式表示為：

JMPNEARPTRPROGRM

JMPSHORTPTROUTSET⑵段內(nèi)間接尋址

該方式中，轉(zhuǎn)移的目標(biāo)地址是寄存器或存儲(chǔ)單元的內(nèi)容。寄存器或存儲(chǔ)單元的內(nèi)容可以用數(shù)據(jù)尋址方式中除立即數(shù)以外的任何一種尋址方式取得，所得到的內(nèi)容將用來(lái)取代IP寄存器的值。段內(nèi)間接尋址轉(zhuǎn)移指令的匯編格式可以表示為：

JMPCX

JMPWORDPTR[BX+TAB1]

⑴段內(nèi)直接尋址轉(zhuǎn)移的目標(biāo)地址是當(dāng)前IP寄存器的內(nèi)容和一個(gè)68⑶段間直接尋址

這種尋址方式用于段間轉(zhuǎn)移，指令中直接提供了目標(biāo)地址的段基址和偏移地址，所以,只要用指令中指定的偏移地址取代IP寄存器的內(nèi)容，用指令中指定的段基址取代CS寄存器的內(nèi)容就完成了從一個(gè)段到另一個(gè)段的轉(zhuǎn)移操作，指令的匯編語(yǔ)言格式可表示為：

JMPFARPTRNEXT⑷段間間接尋址

該方式下，用存儲(chǔ)器中兩個(gè)相繼字的內(nèi)容來(lái)取代IP和CS寄存器中的原始內(nèi)容，以達(dá)到段間轉(zhuǎn)移的目的。這里，存儲(chǔ)單元的地址是由指令指定除立即數(shù)方式和寄存器方式以外的任何一種數(shù)據(jù)尋址方式取得。

指令的匯編語(yǔ)言格式可表示為：

JMPDWORDPTR[REL+BX]⑶段間直接尋址這種尋址方式用于段間轉(zhuǎn)移，指令中直69第二節(jié)80486微處理器指令系統(tǒng)

80X86的指令系統(tǒng)向上兼容，都是在8086指令的基礎(chǔ)上發(fā)展形成的。與80286相比，增加了32位操作和訪問(wèn)存儲(chǔ)器的32位尋址方式。80486可以工作在實(shí)模式、保護(hù)模式和虛擬86模式，為了支持系統(tǒng)工作模式，指令系統(tǒng)中設(shè)計(jì)了系統(tǒng)管理指令、保護(hù)模式控制指令以及高級(jí)語(yǔ)言支持指令等等。

80486的基本指令按功能可分為7類：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、字符串操作指令、控制轉(zhuǎn)移指令、處理器控制指令和按條件設(shè)置字節(jié)指令。下面分別給予介紹。第二節(jié)80486微處理器指令系統(tǒng)80X86的指70完成數(shù)據(jù)的傳送工作,不影響任何標(biāo)志基本傳送指令

MOV格式:MOVOP1，OP2目的操作數(shù)源操作數(shù)功能:OP1OP2可完成:注意：目的操作數(shù)不能是CS！一、數(shù)據(jù)傳送指令1）通用數(shù)據(jù)傳送指令：寄存器寄存器寄存器存儲(chǔ)器段寄存器寄存器段寄存器存儲(chǔ)器寄存器

存儲(chǔ)器立即數(shù)完成數(shù)據(jù)的傳送工作,不影響任何標(biāo)志基本傳送指令MOV格71符號(hào)擴(kuò)展傳送指令MOVSX格式：MOVSXOP1，OP2；OP1為16位或32位寄存器OP2為8位或16位寄存器或存儲(chǔ)器格式：MOVZXOP1，OP2；OP1為16位或32位寄存器OP2為8位或16位寄存器或存儲(chǔ)器例如：MOVDL，-16；DL=F0H MOVSXBX，DL；BX=FFF0H，而DH，DL不變零擴(kuò)展傳送指令MOVZX例如：MOVZXEAX，CX；將CX中16位數(shù)高位加0擴(kuò)展為32位送入EAX

MOVSX和MOVZX這兩條指令常被用于作除法時(shí)對(duì)被除數(shù)位數(shù)的擴(kuò)展。符號(hào)擴(kuò)展傳送指令MOVSX格式：MOVSXOP1，OP72交換指令XCHG格式:XCHGOP1，OP2功能:OP1OP2可完成:例:XCHGAX，BX

；AXBX寄存器寄存器寄存器存儲(chǔ)器LEA傳送指令功能:將OP1所在位置的有效地址（16位或32位）送往寄存器（16位或32位）。例：LEABX，SEGPTMOVBX，OFFSETSEGPTLEAREG，OP1格式:地址傳送指令等價(jià)交換指令XCHG格式:XCHGOP1，OP2功能:OP73指針傳送指令LDS、LES、LFS、LGS、LSS格式:LDSREG，OP1功能:將存儲(chǔ)單元中的內(nèi)容送至目的寄存器和DS（或ES、FS、GS、SS）例：SEGPTDD12345678HLDSSI，SEGPT則指令執(zhí)行后：DS=1234HSI=5678H又如：TABLEDD13572468HLESBX，TABLE則指令執(zhí)行后：ES=1357HBX=2468H指針傳送指令LDS、LES、LFS、LGS、LSS格式:74查表轉(zhuǎn)換指令XLAT例：將16進(jìn)制數(shù)0～F轉(zhuǎn)換為與之對(duì)應(yīng)的ASCII碼格式:XLAT；將（BX+AL）AL使用XLAT指令的條件:●在數(shù)據(jù)段中建一張ASCII碼表●表首地址的偏移量送BX●待轉(zhuǎn)換數(shù)放入AL中AC-TABDB‘0123456789ABCDEF’MOVBX，OFFSETAC-TABMOVAL，[SI]XLAT┇┇；表首地址的偏移量→BX；取待轉(zhuǎn)換數(shù)；轉(zhuǎn)換結(jié)果→AL查表轉(zhuǎn)換指令XLAT例：將16進(jìn)制數(shù)0～F轉(zhuǎn)換為與之對(duì)應(yīng)75字節(jié)交換指令BSWAP格式：BSWAPREG32功能：內(nèi)部各字節(jié)互換例：MOVEBX，77886655HBSWAPEBX

執(zhí)行后：EBX=

55668877H標(biāo)志寄存器傳送指令LAHF/SAHF格式：LAHF或SAHFLAHF將標(biāo)志寄存器的低字節(jié)→AH（低字節(jié)的內(nèi)容是SFZF×AF×PF×CF）SAHF將AH的內(nèi)容→標(biāo)志寄存器的低字節(jié)功能：字節(jié)交換指令BSWAP格式：BSWAPREG32功76全部通用寄存器內(nèi)容壓棧和彈棧指令格式：PUSHA將所有16位寄存器壓棧，順序?yàn)椋篈X、CX、DX、BX、SP、BP、SI、DI格式：PUSHAD將所有32位寄存器壓棧，順序?yàn)椋篍AX、ECX、EDX、EBX、ESP、EBP、ESI、EDI格式：POPA格式：POPAD將堆棧中的數(shù)據(jù)彈給16位寄存器，順序?yàn)榕c壓棧指令相反將堆棧中的數(shù)據(jù)彈給32位寄存器，順序?yàn)榕c壓棧指令相反壓棧/彈棧指令PUSH/POP格式：PUSHOP1；OP1可是16位或32位的寄存器、存儲(chǔ)器操作數(shù)或立即數(shù)POPOP12）堆棧指令全部通用寄存器內(nèi)容壓棧和彈棧指令格式：PUSHA將所77如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=80H，BP=84HPUSHA執(zhí)行后有：SP00H11HxxH注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H如：AX=11H，BX=22HPUSHA執(zhí)行后有78如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=7EH，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H2007EH如：AX=11H，BX=22HPUSHA執(zhí)行后有79如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=7CH，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH00H44H注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H2007CH如：AX=11H，BX=22HPUSHA執(zhí)行后有80如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=7AH，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH00H22H00H44H注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H2007AH如：AX=11H，BX=22HPUSHA執(zhí)行后有81如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=78H，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH00H78H00H22H00H44H注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H20078H如：AX=11H，BX=22HPUSHA執(zhí)行后有82如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=76H，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH00H84H00H78H00H22H00H44H注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H20076H如：AX=11H，BX=22HPUSHA執(zhí)行后有83如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=74H，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH00H55H00H84H00H78H00H22H00H44H注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H20074H如：AX=11H，BX=22HPUSHA執(zhí)行后有84如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=72H，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH00H66H00H55H00H84H00H78H00H22H00H44H注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H20072H如：AX=11H，BX=22HPUSHA執(zhí)行后有85如：AX=11H，BX=22HCX=33H，DX=44HSI=55H，DI=66HSP=70H，BP=84HPUSHA執(zhí)行后有：SP00H11H33H00HxxH00H66H00H55H00H84H00H78H00H22H00H44H注意：壓棧的順序?yàn)锳X、CX、DX、BX、SP、BP、SI、DI20080H20070H如：AX=11H，BX=22HPUSHA執(zhí)行后有86設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=SPxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=S87設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0012HSP21018HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=88設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0034H0012HSP2101AHxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=89設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0034H0012H0056HSP2101CHxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=90設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0034H0012H0056HSP2101EHxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=91設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0021H0034H0012H0056HSP21020HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=92設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0021H0031H0034H0012H0056HSP21022HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=93設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0021H0041H0031H0034H0012H0056HSP21024HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=94設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=BX=CX=DX=SI=DI=BP=0051H0021H0041H0031H0034H0012H0056HSP21026HxxH00H51H41H00H00H00H00H00H00H00H12H34H56H78H21H31H21016H設(shè)堆棧分布如圖：POPA執(zhí)行后有：AX=95DX間址的I/O指令輸入格式:INOP1，OP2；OP1（OP2）INAL，9FHINAL，DXMOVDX，310H輸出格式:OUTOP1，OP2；（OP1）OP23）I/O指令I(lǐng)N/OUT直接尋址的I/O指令DX間址的I/O指令輸入格式:INOP1，OP2；96二、算術(shù)運(yùn)算指令1）基本四則運(yùn)算加/減法指令A(yù)DD/SUBADDSUBOP1，OP2；OP1OP1±OP2例：ADDAL，BL;設(shè)AL=17H,BL=09H,CF=1,則指令執(zhí)行后AL=BL=CF=SF=ZF=20H09H000帶進(jìn)/借位加/減法指令A(yù)DC/SBBADCSBBOP1，OP2；OP1OP1±OP2±CFOP1、OP2不能同時(shí)為存儲(chǔ)器操作數(shù)，OP1不能是立即數(shù)例：ADCDL，BL;設(shè)DL=17H,BL=09H,CF=1,則指令執(zhí)行后DL=BL=CF=SF=ZF=21H09H000該類指令要影響所有狀態(tài)標(biāo)志二、算術(shù)運(yùn)算指令1）基本四則運(yùn)算ADDOP1，OP2；OP97加1/減1指令I(lǐng)NC/DEC格式：INCDECOP1；OP1OP1±1該類指令不影響CF標(biāo)志例：INCCX執(zhí)行前：CX=1234H，CF=1；執(zhí)行后：CX=CF=1235H1求補(bǔ)指令NEG格式：NEGOP1；OP10－（OP1）交換加法指令XADD格式：XADDOP1，OP2OP1（OP1）＋（OP2）;OP2（OP1）例：MOVBL，12HMOVBH，34HXADDBH，BL程序執(zhí)行后：BH=BL=46H34H加1/減1指令I(lǐng)NC/DEC格式：INCOP1；OP198例：完成14326545784322H＋98786765432322H

運(yùn)算14326545784322H98786765432322HDP1DB22H，43H，78H，45HDP2DB22H，23H，43H，65HDB65H，32H，14HDB67H，78H，98HSUMDB8DUP（？）完成該7字節(jié)加法運(yùn)算的程序段為：LEASI，DP1;建指針MOVCX，7XORBL，BLMOVAL，[SI];取數(shù)ADCAL，[SI+7];相加MOV[SI+0EH]，AL;存數(shù)INCSI;修改指針LOOPAGAIN;循環(huán)AGAIN:ADCBL，0MOV[SI+0EH]，BL;存進(jìn)位例：完成14326545784322H＋9878676599比較指令CMPCMPOP1，OP2格式：；OP1－OP2比較并交換指令CMPXCHGCMPXCHGOP1，OP2格式：功能：OP1－AL/AX/EAX若ZF=1，OP1OP2若ZF=0，AL/AX/EAXOP1比較指令CMPCMPOP1，OP2格式：；OP1100無(wú)符號(hào)數(shù)乘法指令MUL格式：MULOP1功能：AL(AX/EAX)×OP1AX(DX:AX/EDX:EAX)結(jié)果如：MULSI；AX×SIDX:AX例：試編制出實(shí)現(xiàn)Z=128×8

的程序段MOVAL，128MOVBL，8MULBL該程序段執(zhí)行后：AX=0400H無(wú)符號(hào)數(shù)乘法指令MUL格式：MULOP1功能：101帶符號(hào)數(shù)乘法指令I(lǐng)MUL（有三種形式）:●IMULOP1●IMULOP1，OP2●IMULOP1，OP2，OP3注意：OP1、OP2同上OP3必須是立即數(shù)；OP1、OP2均為16位或32位的寄存器或存儲(chǔ)器操作數(shù)。OP2可以是立即數(shù)

功能：OP1×OP2OP1結(jié)果注意：當(dāng)結(jié)果超過(guò)16位或32位時(shí),高位自然丟失,有CF=1,OF=1

功能：OP2×OP3OP1結(jié)果功能：AL(AX/EAX)×OP1AX(DX:AX/EDX:EAX)結(jié)果帶符號(hào)數(shù)乘法指令I(lǐng)MUL（有三種形式）:●IMU102例：MOVAL，0FEHMOVBL，2IMULBL；AX=

FFFCHMOVCX，6MOVBX，8IMULCX，BX；CX=0030HMOVDX，3IMULBX，DX，3；BX=0009HMOVDX，0FFFDHIMULBX，DX，3；BX=FFF7H例：MOVAL，0FEHMOVBL，2IM103

除法指令

DIV/IDIV格式：DIVOP1IDIVOP1功能：AX(DX:AX,EDX:EAX)÷OP1商余數(shù)AL（AX;EAX）AH（DX;EDX）若除數(shù)為0或商過(guò)大（超過(guò)保存商的累加器容量）時(shí)，產(chǎn)生0號(hào)中斷符號(hào)位擴(kuò)展指令格式：CBW；字節(jié)→字

AL→AX

CWD；字→雙字

AX→DX:AX

CWDE；字→雙字

AX→EAX

CDQ；雙字→四字EAX→EDX:EAX

例:將變量ONE除以TWO,結(jié)果存入BUFF單元,設(shè)ONE,TWO均為字型變量MOVAX，ONECWDIDIVTWOMOVBUFF，AX；取被除數(shù)；擴(kuò)充為32位；送商除法指令DIV/IDIV格式：DIVOP11042）十進(jìn)制調(diào)整指令①對(duì)加/減法進(jìn)行調(diào)整的原理例：692929069892857160177149781C66271②調(diào)整的依據(jù)（以組合BCD碼為例）●CF=AF=0且AL中高、低半字節(jié)數(shù)字碼均合法，不修正?！馎F=1或AL低半字節(jié)出現(xiàn)非法碼（A～F）時(shí)，對(duì)AL加/減06H進(jìn)行修正?！馛F=1或AL的高半字節(jié)出現(xiàn)非法碼（A～F）時(shí)，對(duì)AL加/減60H進(jìn)行修正?！馎F=CF=1，或AF=1且AL的高半字節(jié)出現(xiàn)非法碼（A～F）時(shí)，或者CF=1且AL的低半字節(jié)出現(xiàn)非法碼，加/減66H進(jìn)行修正。2）十進(jìn)制調(diào)整指令①對(duì)加/減法進(jìn)行調(diào)整的原理例：691