電流鏡負(fù)載的差分放大器設(shè)計(jì)

電流鏡負(fù)載的差分放大器設(shè)計(jì)電流鏡負(fù)載的差分放大器設(shè)計(jì)電流鏡負(fù)載的差分放大器設(shè)計(jì)資料僅供參考文件編號：2022年4月電流鏡負(fù)載的差分放大器設(shè)計(jì)版本號：A修改號：1頁次：1.0審核：批準(zhǔn):發(fā)布日期：電流鏡負(fù)載的差分放大器設(shè)計(jì)摘要在對單極放大器與差動放大器的電路中，電流源起一個大電阻的作用，但不消耗過多的電壓余度。而且，工作在飽和區(qū)的MOS器件可以當(dāng)作一個電流源。在模擬電路中，電流源的設(shè)計(jì)是基于對基準(zhǔn)電流的“復(fù)制”，前提是已經(jīng)存在一個精確的電流源可以利用。但是，這一方法可能引起一個無休止的循環(huán)。一個相對比較復(fù)雜的電路被用來產(chǎn)生一個穩(wěn)定的基準(zhǔn)電流，這個基準(zhǔn)電流再被復(fù)制，從而得到系統(tǒng)中很多電流源。而電流鏡的作用就是精確地復(fù)制電流而不受工藝和溫度的影響。在典型的電流鏡中差動對的尾電流源通過一個NMOS鏡像來偏置，負(fù)載電流源通過一個PMOS鏡像來偏置。電流鏡中的所有晶體管通常都采用相同的柵長，以減小由于邊緣擴(kuò)散所產(chǎn)生的誤差。而且，短溝器件的閾值電壓對溝道長度有一定的依賴性。因此，電流值之比只能通過調(diào)節(jié)晶體管的寬度來實(shí)現(xiàn)。而本題就是利用這一原理來實(shí)現(xiàn)的。TOC\o"1-2"\h\z\u一、設(shè)計(jì)目標(biāo)（題目） 3二、相關(guān)背景知識 41、單個MOSTFET的主要參數(shù)包括： 4三、設(shè)計(jì)過程 51、電路結(jié)構(gòu) 52、主要電路參數(shù)的手工推導(dǎo) 63、參數(shù)驗(yàn)證（手工推導(dǎo)） 7四、電路仿真 71、NMOS特性仿真及參數(shù)推導(dǎo) 72、PMOS特性仿真及參數(shù)推導(dǎo) 103、最小共模輸入電壓仿真 134、電流鏡負(fù)載的差分放大器特性仿真及參數(shù)推導(dǎo) 15五、性能指標(biāo)對比 18六、心得 18一、設(shè)計(jì)目標(biāo)（題目）電流鏡負(fù)載的差分放大器設(shè)計(jì)一款差分放大器，要求滿足性能指標(biāo)：負(fù)載電容對管的m取4的倍數(shù)低頻開環(huán)增益>100GBW(增益帶寬積)>30MHz輸入共模范圍>3V功耗、面積盡量小參考電路圖如下圖所示設(shè)計(jì)步驟：仿真單個MOS的特性，得到某W/L下的MOS管的小信號輸出電阻和跨導(dǎo)。根據(jù)上述仿真得到的器件特性，推導(dǎo)上述電路中的器件參數(shù)。手工推導(dǎo)上述尺寸下的差分級放大器的直流工作點(diǎn)、小信號增益、帶寬、輸入共模范圍。如果增益和帶寬不符合題目要求，則修改器件參數(shù)，并重復(fù)上述計(jì)算過程。一旦計(jì)算結(jié)果達(dá)到題目要求，用Hspice仿真驗(yàn)證上述指標(biāo)。如果仿真得到的增益和帶寬不符合要求，則返回步驟2，直至符合要求二、相關(guān)背景知識傳統(tǒng)運(yùn)算放大器的輸入級一般都采用電流鏡負(fù)載的差分對。如下圖所示。1、單個MOSTFET的主要參數(shù)包括： 1.直流參數(shù)：開啟電壓Vt，即當(dāng)Vds為某一固定值使Id等于一微小電流時，柵源間的電壓。2.交流小信號參數(shù)：PMOS、NMOS的柵跨導(dǎo)gm：gm越大，說明器件的放大能力越強(qiáng)，可以通過設(shè)計(jì)寬長比大的圖形結(jié)構(gòu)來提高跨導(dǎo)。小信號電阻r0：r0說明了Vds對Id的影響，是輸出特性在某一點(diǎn)上切線斜率的倒數(shù)。 3.相關(guān)公式： 電流公式：MOS管等效電阻公式： （飽和區(qū)）Gds=λnID電壓增益：增益帶寬積：三、設(shè)計(jì)過程1、電路結(jié)構(gòu)整體電路如上圖。2、主要電路參數(shù)的手工推導(dǎo)根據(jù)題目要求：負(fù)載電容低頻開環(huán)增益>100GBW(增益帶寬積)>30MHz因以上公式不考慮溝道長度調(diào)制效應(yīng)和體效應(yīng)，所以理論計(jì)算和實(shí)際值會有一定誤差，因此在此將增益帶寬積提升為40MHz。由，得；>40得；>又有=（）從工藝庫得到： modelnvnnmos： +tox='+toxn'、+u0=得：=后經(jīng)仿真計(jì)算得到的=選取ID2=15U得： >，考慮到存在一定誤差，選擇10.要使MN2和MN4同時飽和，最小=Vdsat2+Vth4。仿真得Vdsat2=。Vth4=.得最小輸入共模電壓=. 仿真得=時，增益為45db，增益帶寬積為53MHz.仍滿足要求。 得輸入共模范圍大于： 事實(shí)上當(dāng)MN2和MN4沒有同時飽和也能達(dá)到增益和帶寬要求，輸入共模電壓=時，ID4=，增益為，增益帶寬積為。3、參數(shù)驗(yàn)證（手工推導(dǎo)）根據(jù)上節(jié)的電路器件尺寸，通過手工推導(dǎo)出電路要求設(shè)計(jì)的各項(xiàng)指標(biāo)。并將計(jì)算出來的指標(biāo)與要求進(jìn)行對比。如果實(shí)際電路未能達(dá)到設(shè)計(jì)要求，則還需返回上一節(jié)的計(jì)算和推動過程，直至所設(shè)計(jì)電路符合題目要求。 為了減小面積并增大增益，PMOS的寬長比選取為1.仿真得=10的NMOS的λn=.=1的PMOS的λp==.故增益帶寬積為=>30MHz，滿足題目要求。Ro2||Ro4==故=>100.滿足要求。四、電路仿真1、NMOS特性仿真及參數(shù)推導(dǎo)單個NMOS管以二極管形式連接，如圖，其中電流I=15u，W=20U，L=2U,VDD=5V.仿真網(wǎng)表：.prot.lib'E:\viewlogic\05model\'tt.lib'E:\viewlogic\05model\'res.lib'E:\viewlogic\05model\'cap.unprotMN1N1N32N1N3200NVNL=2UW=20UM=4V1I3N1N4605I1I30N1N46N1N32DC=15U*DICTIONARY1*GND=0.optionslistnodepost.op.OPTIONSINGOLD=2CSDF=2.END靜態(tài)仿真結(jié)果：****mosfetssubcktelement0:mn1model0:nvnregionSaturatiidibsibdvgsvdsvbs0.vthvdsatvodbetagameffgmgdsgmbcdtotcgtotcstotcbtotcgscgd從中可得到gm=，和手工推導(dǎo)得到的有一定誤差。推導(dǎo)NMOS參數(shù)：由公式Gds=λnID。得λn=。2、PMOS特性仿真及參數(shù)推導(dǎo)單個PMOS管以二極管形式連接，如圖，其中電流I=15u，W=2U，L=2U,VDD=5V.仿真網(wǎng)表：.prot.lib'E:\viewlogic\05model\'tt.lib'E:\viewlogic\05model\'res.lib'E:\viewlogic\05model\'cap.unprotMN100N1N7N1N9NVPL=2UW=2UM=1V1I2N1N905I1I3N1N9N1N7DC=15U*DICTIONARY1*GND=0.optionslistnodepost.op.OPTIONSINGOLD=2CSDF=2.END靜態(tài)仿真結(jié)果：****mosfetssubcktelement0:mn1model0:nvpregionSaturatiidibsibdvgs+00vds+00vbs+00vth+00vdsatvodbetagameffgmgdsgmbcdtotcgtotcstotcbtotcgscgd從中可得到gm=。推導(dǎo)NMOS參數(shù)：由公式Gds=λnID。得λp=。3、最小共模輸入電壓仿真 電路圖： 仿真網(wǎng)表：.prot.lib'E:\viewlogic\05model\'tt.lib'E:\viewlogic\05model\'res.lib'E:\viewlogic\05model\'cap.unprot*MN1N4N2N30NVNL=2UW=20UM=4*MN2N6N5N30NVNL=2UW=20UM=4MN1N4N2N30NVNL=2UW=20UM=4MN2N6N2N30NVNL=2UW=20UM=4MN3N1N100NVNL=2UW=2UM=1MN4N3N100NVNL=2UW=2UM=1MP1N4N4N7N7NVPL=2UW=2UM=1MP2N6N4N7N7NVPL=2UW=2UM=1*VPN20DC=2AC=1V180IREFN7N1DC=30UVDDN705VC1N601P*VNN50DC=2AC=1VVNN205.dcVN05*DICTIONARY8*1=N1*2=N2*3=N3*4=N4*5=N5*6=N6*7=N7*GND=0*.optionsprobe*.ACDEC40100100MEG.op*.printVDB(N6).printI1(MN2).END波形圖：從圖中可以看出使MN2和MN4同時飽和的最小輸入共模電壓=。這是由于體效應(yīng)導(dǎo)致Vth提高而引起的。4、電流鏡負(fù)載的差分放大器特性仿真及參數(shù)推導(dǎo)整體電路如下圖：仿真網(wǎng)表：*ProjectSCH1*InnovedaWirelistCreatedwithVersionInifile:*Options:-h-d-n-m-z-x-c6*Levels:*.prot.lib'E:\viewlogic\05model\'tt.lib'E:\viewlogic\05model\'res.lib'E:\viewlogic\05model\'cap.unprotMN1N4N2N30NVNL=2UW=20UM=4MN2N6N5N30NVNL=2UW=20UM=4MN3N1N100NVNL=2UW=2UM=1MN4N3N100NVNL=2UW=2UM=1MP1N4N4N7N7NVPL=2UW=2UM=1MP2N6N4N7N7NVPL=2UW=2UM=1VPN20DC=2AC=1V180IREFN7N1DC=30UVDDN705VC1N601PVNN50DC=2AC=1V*DICTIONARY8*1=N1*2=N2*3=N3*4=N4*5=N5*6=N6*7=N7*GND=0.optionsprobe.ACDEC40100100MEG.op.printVDB(N6).END仿真參數(shù)：****mosfetssubcktelement0:mn10:mn20:mn30:mn40:mp10:mp2model0:nvn0:nvn0:nvn0:nvn0:nvp0:nvpregionSaturatiSaturatiSaturatiSaturatiSaturatiSaturatiidibsibdvgsvdsvbs.vthvdsatvodbetagameffgmgdsgmbcdtotcgtotcstotcbtotcgscgd