微機原理與接口技術(shù)：第4章 存儲器體系結(jié)構(gòu)

第4章存儲器體系結(jié)構(gòu)4.1存儲器概述4.2隨機存取存儲器RAM4.3只讀存儲器ROM4.4存儲器與CPU的連接4.5微型計算機存儲器系統(tǒng)組成4.6磁表面存儲器4.7光盤存儲器4.1概述4.1.1微型計算機存儲器分類4.1.2存儲器的主要性能指標4.1.3存儲器的組成與讀寫過程4.1.1微型計算機存儲器分類

1.主存儲器

——按照讀寫方式分為隨機存取存儲器和只讀存儲器。隨機存取存儲器RAM（Randomaccessmemory）：其中的內(nèi)容可以隨時讀取或者寫入。按其電路形式可分為雙極型和MOS型。按照其結(jié)構(gòu)和制作工藝的不同可分為靜態(tài)存儲器（SRAM）和動態(tài)存儲器（DRAM）。只讀存儲器ROM（Readonlymemory）：其中的內(nèi)容事先寫入，計算機工作時只能讀出，不能寫入。常用來存放常數(shù)、固定程序、字符轉(zhuǎn)換代碼、漢字字庫以及圖形符號等。只讀存儲器：ROM、PROM、EPROM）、E2PROM和FLASH快閃存儲器。2.外存儲器

用來存儲CPU暫不執(zhí)行和不被處理的數(shù)據(jù)；常用的有磁表面存儲器和光存儲器。磁表面存儲器主要有磁盤和磁帶。光存儲器主要是指光盤，可分為只讀光盤、一次性寫入光盤和重復寫入光盤。這兩種存儲器速度慢，容量大，其中的信息可以長期保存。4.1.2存儲器的主要性能指標1KB＝210B＝1024B1MB＝220B＝1024KB＝1048576B1GB＝230B＝1024MB＝1073741824B1TB＝240B＝1024GB＝1099511627776B

1.存儲器容量最小存儲單位是位，常以8位為一組，構(gòu)成一個存儲單元，稱為字節(jié)（Byte），用B表示；以位單元表示存儲器的容量，可用字節(jié)容量×8表示。例如640KB所表示的位單元容量為640×1024×8。

2.存取時間存取時間是從啟動一次存儲器讀/寫操作到完成該操作所用的時間。具體來說，就是從CPU發(fā)讀/寫命令開始，到數(shù)據(jù)取出或?qū)?shù)據(jù)寫入指定單元所用的時間。高速存儲器的存取時間一般小于20ns，中速約為60～100ns，低速則在100ns以上。3.存儲周期存取周期是指從CPU發(fā)送地址開始到讀/寫操作結(jié)束所用的時間，單位ns。略大于存取時間。

4.可靠性主要指存儲器對溫度、電磁場等環(huán)境因素變化的抵抗能力，常用無故障時間表示。5.性能價格比存儲器的成本也很重要。常以性能價格比來表示，即高性能，低價格。

一個完整的主存儲器應當包括存儲體、地址譯碼器、數(shù)據(jù)輸入/輸出鎖存緩沖器及讀/寫驅(qū)動電路等。4.1.3存儲器的組成與讀寫過程例如，SRAM2114有10條地址線和4條數(shù)據(jù)線，容量為1024×4位。在構(gòu)成存儲體時，一般以字節(jié)（Byte）為單位。存儲體

是存儲器中所有存儲單元的集合，按一定的方式排列。方法：順序（線性）排列，一個單元存儲多位二進制數(shù)（字）；二維陣列。一個單元可存儲1位或多位二進制數(shù)。用來對輸入的地址進行譯碼，以選擇指定的存儲器單元。對于N個存儲單元需要n條地址線，N=2n主要有單譯碼與復合譯碼兩種方式。2.地址譯碼器

（1）單譯碼方式單譯碼方式也稱為線性譯碼或字譯碼方式，其邏輯電路如圖4-2所示。每一個字的所有位排成一行，地址線A3～A0輸入0101時，行選擇線X5為高電平，第5存儲單元選中。

（2）復合譯碼方式復合譯碼方式是由縱橫交叉的行選擇線和列選擇線配合選擇某一存儲單元，有X和Y兩個方向的地址譯碼，也稱為雙譯碼方式?？梢钥闯?，當存儲容量為64個單元時，單譯碼方式需要64條選擇線，而復合譯碼只需8＋8＝16條選擇線。一般使用中，單譯碼方式多用于小容量存儲器；存儲容量較大時，多采用復合譯碼方式。當由多塊存儲器芯片構(gòu)成存儲器時，還需由高位地址經(jīng)譯碼產(chǎn)生一個選擇信號，以確定哪一片被選中。這一個選擇信號成為片選信號。

3.控制邏輯電路控制邏輯電路接收來自CPU的時鐘與讀/寫信號，根據(jù)地址譯碼的結(jié)果，控制存儲器指定單元的讀/寫操作。

4.輸入/輸出緩沖器在一般存儲器的數(shù)據(jù)輸入/輸出端均設有三態(tài)雙向緩沖器，以控制數(shù)據(jù)的輸出，或者把數(shù)據(jù)線上的數(shù)據(jù)寫入到主存的指定單元中。

5.讀寫過程（1）存儲器寫操作寫入時，地址送地址總線，經(jīng)譯碼選中某一存儲單元；同時，寫入數(shù)據(jù)送三態(tài)輸入緩沖器。當寫信號有效時，外部數(shù)據(jù)寫入到所選中的存儲單元中。

（2）存儲器讀操作讀出時，地址送地址總線，經(jīng)譯碼選中某一存儲單元。讀信號有效時，所選中單元中的數(shù)據(jù)讀出，經(jīng)三態(tài)輸出緩沖器送到外部數(shù)據(jù)總線上。

4.2隨機存取存儲器RAM4.2.1基本存儲單元4.2.2隨機存取存儲器舉例4.2.3雙口存儲器4.2.2隨機存取存儲器舉例構(gòu)成存儲器時，一般以字節(jié)為單位。而存儲器芯片有1位片、4位片和8位片等。1.Intel2114的結(jié)構(gòu)與特點4.3只讀存儲器ROM

4.3.1固定只讀存處器ROM

4.3.2可編程只讀存儲器PROM

4.3.3可改寫只讀存儲器EPROM

4.3.4電察除與Flash快閃只讀存儲器

4.3.5只讀存儲器舉例

1.Intel2764的組成與特點

2764是一種8K×8的EPROM，28個引腳，雙列直插式封裝，其引腳分布和內(nèi)部組成如圖4-19所示，包括8K×8存儲器陣列、X地址譯碼器、Y地址譯碼器、I/O控制門電路、輸出緩沖器及片選和編程邏輯電路。數(shù)據(jù)線8位，地址線13位。4.3.5只讀存儲器舉例圖4-19

讀出時，行/列地址選中。在I/O控制門的控制下，讀出數(shù)據(jù)經(jīng)輸出緩沖器輸出。當CE為高電平時，芯片未選中，即降低功率使用。最大工作電流75mA，最大靜止電流為35mA，編程脈沖寬度50ms，單一+5V電源，工作方式選擇如表4-3所示。表4-32764工作方式選擇CEOEPGMVPPVCC輸入/輸出方式001+5V+5V輸出讀出1××+5V+5V高阻態(tài)靜止等待01負脈沖+21V+5V輸入編程001+21V+5V輸出編程校驗1(×)××(1)+21V+5V高阻態(tài)編程禁止4.4存儲器與CPU的連接

4.4.1存儲器的擴展

4.4.28086CPU與存儲器的連接

4.4.380486CPU與存儲器的連接

1.位擴展是用多塊存儲器芯片并成一個字節(jié)或字長的存儲體。這主要是數(shù)據(jù)線按位排列，并行連接到CPU的數(shù)據(jù)線上，也稱為多塊芯片重疊使用。其它信號線分別連接在一起，再與CPU的相應信號線連接。

在微型計算機中，存儲器的容量通常比芯片本身容量大得多，所以需要多芯片組合使用，包括位擴展和容量擴展。4.4.1存儲器擴展

例如兩塊2114構(gòu)成1024×8位的存儲器，如圖4-24所示。其中地址線A9～A0連接到片內(nèi)地址線上，A10用作片選信號。與CPU的連接如圖4-25所示，每兩塊2114重疊使用,CS并連，由高位地址線選或譯碼產(chǎn)生。圖4-24圖4-25

2.容量擴展容量擴展圖4-26所示是用8Ｋ×8位的2764組成32KB的EPROM存儲器。各芯片的數(shù)據(jù)線與CPU數(shù)據(jù)線連接，地址線連接到CPU地址線A12～A0上。片選信號由高位地址A14、A13經(jīng)2-4譯碼器產(chǎn)生，地址空間為0000H～7FFFH。圖4-26

3.片選信號片選信號的產(chǎn)生與存儲器的構(gòu)成有關，常有三種方式。

（1）線選法線選法是用CPU高位地址線直接作為片選信號，連接到各芯片或芯片組的片選信號輸入端上。例如圖4-25所示，使用地址線A10作為片選信號。優(yōu)點是線路簡單；缺點是把地址空間分成相互隔離的區(qū)域，不能充分利用地址空間。

（2）譯碼法

例如圖4-26所示是用2-4譯碼器對地址A14、A13譯碼，產(chǎn)生片選信號；使用部分高位地址譯碼，稱為部分譯碼法。如果使用全部高位地址譯碼，稱為全譯碼法。全譯碼法的優(yōu)點是尋址范圍大，地址連續(xù)，不因高位地址不確定而產(chǎn)生的地址重疊現(xiàn)象。

（3）混合片選法是把上述線選法與部分譯碼法結(jié)合起來，一部分高位地址用于線選法尋址，另一部分用于部分譯碼。

1.存儲器連接

8086尋址1MB，而尋址空間被劃分為兩個512Ｋ的存儲體，即體1和體0。體1與數(shù)據(jù)總線D15～D8連接，體中每一個單元地址為奇數(shù)；體0與數(shù)據(jù)總線D7～D0連接，體中每一個單元地址為偶數(shù)。地址線A0與控制線BHE用于體選擇，分別連接到每一個體的片選信號端，如圖4-27所示.4.4.28086CPU與存儲器的連接圖4-27

2.CPU與存儲器的接口

8086CPU有最小/最大兩種工作模式，其中最小模式的控制信號僅由8086產(chǎn)生，最大模式需用總線控制器8288協(xié)同產(chǎn)生。

（1）最小工作模式連接在最小工作模式系統(tǒng)中，存儲器的接口信號全部由CPU提供，包括數(shù)據(jù)/地址信號AD15～AD0，地址線Ａ19～Ａ16，控制信號BHE,ALE、RD、WR、