基于UltraFLE的LVDS性能測(cè)試

-.z.基于UltraFLE*的LVDS性能測(cè)試中國(guó)電子科技集團(tuán)第五十八研究所張凱虹，武乾文，章慧彬摘要：本文主要介紹快速、全面、連續(xù)的測(cè)試帶有LVDS信號(hào)芯片的測(cè)試方法?；赨ltraFLE*、示波器與任意信號(hào)發(fā)生器，對(duì)LVDS信號(hào)特性進(jìn)行了分析。系統(tǒng)中，UltraFLE*完成信號(hào)發(fā)送、一般特性參數(shù)與功能測(cè)試；示波器完成LVDS輸出信號(hào)分析；任意信號(hào)發(fā)生器完成信號(hào)輸入、抖動(dòng)注入等操作。該方法實(shí)現(xiàn)了一鍵操作完成所有參數(shù)測(cè)試，大大降低測(cè)試成本。關(guān)鍵詞：LVDS；UltraFLE*；抖動(dòng)；眼圖；ThetestofLVDSbasedonUltraFLE*ChinaElectronicsTechnologyGroupCorporationZHANGKaihong,WUQianwen,ZHANGHuibinAbstract：ThispaperintroduceshowtotestthechipwithLVDSrapidly,comprehensively,successively.BaseonUltraFLE*,oscilloscopeandanarbitrarysignalgenerator,theLVDSsignalcharacteristicsareanalyzed.Inthissystem,UltraFLE*completessignaling,functionalverification;thegeneralparametersandfunctionaltests;OscilloscopefinishesanalysisoftheLVDSoutputsignal;Arbitrarysignalgeneratorcompletessignalinput,jitterinjectionandotheroperations.Themethodimplementsonebuttonoperationcompletesalltestparameters,greatlyreducethecostoftest.Keywords：LVDS；UltraFLE*；Jitter；1.引言LVDS（LowVoltageDifferentialSignaling）是一種低擺幅的差分信號(hào)技術(shù)，主要特點(diǎn)是數(shù)據(jù)傳輸率高，噪聲和電磁干擾低，傳輸距離較長(zhǎng)等[1]。目前LVDS得到越來越廣泛的應(yīng)用，但是對(duì)信號(hào)質(zhì)量的檢測(cè)需要昂貴復(fù)雜的設(shè)備，使用繁瑣，成本高，效率低。在TIA/EIA-644-A、TIA/EIA-422-B、TIA/EIA-485-A、TIA/EIA-612、IEEE-1596.、ITU-TRecommendationV.11等標(biāo)準(zhǔn)中明確了LVDS的電氣規(guī)范以及相關(guān)規(guī)定。ANSI/TIA/EIA-644標(biāo)準(zhǔn)定義了LVDS的電氣規(guī)范，包括驅(qū)動(dòng)器輸出和接收器輸入的電氣規(guī)范，但它并不包括功能性的規(guī)范、傳輸協(xié)議或傳輸介質(zhì)特性，這些與具體應(yīng)用有關(guān)。IEEEP1596標(biāo)準(zhǔn)定義了LVDS物理層接口的電氣規(guī)范它主要面向多重應(yīng)用，IEEE建立SCI-LVDS的標(biāo)準(zhǔn)主要是為了SCI的接點(diǎn)間的通信[2]。美國(guó)國(guó)家半導(dǎo)體的LVDS組編寫的LVDS用戶手冊(cè)中說明了LVDS的使用、設(shè)計(jì)、測(cè)試等。LVDS信號(hào)測(cè)量測(cè)試的一般方法是負(fù)載端測(cè)量上升時(shí)間、眼圖測(cè)試、誤碼率，其中眼圖和誤碼率決定信號(hào)質(zhì)量。該用戶手冊(cè)還說明了測(cè)試方法與注意事項(xiàng)[3]。以上說明LVDS的測(cè)試國(guó)外已建立了很好的理論基礎(chǔ)，國(guó)內(nèi)LVDS的測(cè)試最主要的是如何實(shí)現(xiàn)LVDS測(cè)試并提高效率。本文通過把ATE（AutomaticTestEquipment）與專用測(cè)試儀器結(jié)合，對(duì)LVDS的測(cè)試方法進(jìn)行研究并實(shí)驗(yàn)，通過對(duì)LVDS實(shí)際測(cè)量，測(cè)試結(jié)果穩(wěn)定、可靠，達(dá)到很好的效果。2.LVDS測(cè)試難點(diǎn)1.1測(cè)試指標(biāo)由于LVDS分為驅(qū)動(dòng)端和接收端，為了驗(yàn)證輸出LVDS的信號(hào)質(zhì)量(驅(qū)動(dòng)端），通常會(huì)進(jìn)行差分對(duì)偏移、翻轉(zhuǎn)時(shí)間、輸出抖動(dòng)的測(cè)試。為了驗(yàn)證芯片的抗干擾能力（負(fù)載端/接收端），有時(shí)會(huì)在LVDS的輸入端注入抖動(dòng)、差分對(duì)進(jìn)行偏移、差分對(duì)眼圖張開度的調(diào)整等。該部分的測(cè)試指標(biāo)高，不僅對(duì)測(cè)試儀器，而且對(duì)整個(gè)系統(tǒng)的設(shè)計(jì)提出挑戰(zhàn)。1.1.1輸出特性差分對(duì)偏移主要表征差分對(duì)的電壓偏離偏置電壓的程序。翻轉(zhuǎn)時(shí)間主要是測(cè)試LVDS的上升和下降時(shí)間。輸出抖動(dòng)是輸出特性中最重要的參數(shù)，是信號(hào)在時(shí)間上相對(duì)其理想位置的短期的、非積累性的偏離。主要是由時(shí)鐘提取、碼速調(diào)整、固有噪聲、外界干擾等產(chǎn)生，抖動(dòng)過大不僅會(huì)產(chǎn)生突發(fā)誤碼，甚至?xí)a(chǎn)生幀丟失。1.1.2輸入特性因?yàn)殡娐返臅r(shí)鐘數(shù)據(jù)恢復(fù)功能能夠跟蹤相位比較慢的變化，所以頻率較小的抖動(dòng)一般不會(huì)導(dǎo)致傳輸產(chǎn)生誤碼，也就是說抖動(dòng)頻率越高越容易導(dǎo)致傳輸產(chǎn)生誤碼。為了表征LVDS信號(hào)的輸入抖動(dòng)容限采用抖動(dòng)注入方式進(jìn)行功能測(cè)試。差分對(duì)進(jìn)行偏移主要是在LVDS輸入信號(hào)中加入差分對(duì)到差分對(duì)的偏移，測(cè)試電路功能是否正確。差分對(duì)眼圖張開度的調(diào)整是通過改變LVDS輸入信號(hào)的眼圖張開度，測(cè)試電路功能是否正確。主要為了測(cè)試信號(hào)的抗串?dāng)_、噪聲的能力。1.2測(cè)試設(shè)備與附件由于LVDS的數(shù)據(jù)速率可以從幾百M(fèi)bps到幾個(gè)Gbps，對(duì)于示波器與探頭的帶寬要求在2.5G以上。由于從"0”到"1”的上升時(shí)間有時(shí)不到100ps，需要將PCB、連接器、電纜、過孔等作為一個(gè)系統(tǒng)進(jìn)行考慮。在進(jìn)行LVDS測(cè)試之前必須對(duì)互連電纜與PCB的阻抗進(jìn)行測(cè)試，保證傳輸鏈路的信號(hào)完整性。對(duì)于這些傳輸線和連接器的分析要將時(shí)域與頻域結(jié)合起來，采用物理層測(cè)試系統(tǒng)。3.實(shí)現(xiàn)過程3.1測(cè)試方法測(cè)試采用ATE與專用測(cè)試儀器相結(jié)合的方法，同時(shí)解決以上測(cè)試難點(diǎn)。3.1.1硬件連接本文采用的測(cè)試方法是：由任意信號(hào)發(fā)生器提供抖動(dòng)注入作為被測(cè)芯片的干擾源；利用示波器觀察信號(hào)的上升時(shí)間、眼圖等；UltraFLE*完成一般直流參數(shù)、開關(guān)特性參數(shù)、功能測(cè)試，UltraFLE*自帶微機(jī)完成各部分之間的通信。任意信號(hào)發(fā)生器通過同軸電纜的方式連接到DUT（deviceundertesting），信號(hào)輸出通過差分探頭的方式連接到高頻示波器，并對(duì)被測(cè)芯片輸出信號(hào)測(cè)試、記錄測(cè)試結(jié)果并將測(cè)試結(jié)果傳給微機(jī)。儀器間可通過GPIB或TCP/IP的方式進(jìn)行通信。微機(jī)使用UltraFLE*軟件對(duì)輸入信號(hào)控制、儀器調(diào)用與測(cè)試結(jié)果輸出，對(duì)測(cè)試實(shí)現(xiàn)全程控制。實(shí)裝圖如圖1所示。圖1實(shí)裝圖3.1.2軟件開發(fā)測(cè)試軟件采用UltraFLE*的IG*L軟件，該軟件的底層語言為VBT,并添加VISA32.DLL，實(shí)現(xiàn)儀器間通信。調(diào)試階段還可以使用NI的MeasurementandAutomation進(jìn)行儀器指令的調(diào)試，保證儀器指令的正確性，縮短調(diào)試時(shí)間。由于是基于VBT進(jìn)行編程，使用的語句比較簡(jiǎn)單很容易實(shí)現(xiàn)，主要使用到的是viOpen、viWrite、viRead、viClose等。通信的方式可以是GPIB和TCPIP，TCPIP的傳輸速度相對(duì)GPIB要快，軟件實(shí)現(xiàn)方式基本相同。3.2測(cè)試系統(tǒng)框圖本系統(tǒng)主要由任意信號(hào)發(fā)生器（AWG）、DUT、示波器、與測(cè)試設(shè)備UltraFLE*組成，如圖2所示。圖2系統(tǒng)框圖3.3測(cè)試實(shí)現(xiàn)系統(tǒng)中AWG主要產(chǎn)生抖動(dòng)注入，使用的是Te*troni*AWG7081C，示波器主要完成眼圖與上升時(shí)間的測(cè)試，使用的是Te*troni*MSO70404，UltraFLE*主要完成其余電特性參數(shù)的測(cè)試與功能測(cè)試。4．測(cè)試結(jié)果與分析該方法最大的特點(diǎn)就是快速準(zhǔn)確，測(cè)試結(jié)果以T*T格式輸出一目了然。為了說明中間部分的平衡互聯(lián)介質(zhì)對(duì)測(cè)試的重要性。我們使用兩種PCB對(duì)信號(hào)進(jìn)行了測(cè)試對(duì)比。另外對(duì)眼圖進(jìn)行了測(cè)量，由于被測(cè)芯片的傳輸碼比較簡(jiǎn)單，只進(jìn)行了功能測(cè)試未進(jìn)行誤碼率的測(cè)試。4.1信號(hào)完整性測(cè)試由于LVDS的上升/下降時(shí)間的測(cè)試能反映信號(hào)完整性特性，我們使用PCB1與PCB2對(duì)LVDS的輸出上升/下降時(shí)間進(jìn)行測(cè)試，采用差分探頭方式，兩PCB上的輸出都同時(shí)連接到系統(tǒng)通道，連接方式相同。對(duì)同一芯片進(jìn)行測(cè)試，除PCB外其余測(cè)試條件全部相同。4.1.1測(cè)試結(jié)果比對(duì)表1兩PCB上升/下降時(shí)間測(cè)試結(jié)果PCB1PCB2PCB2割斷通道后測(cè)試上升時(shí)間431.3ps上升時(shí)間666.4ps上升時(shí)間824.1ps下降時(shí)間432.8ps下降時(shí)間591.1ps下降時(shí)間510.8ps圖3PCB1和PCB2測(cè)試結(jié)果從圖中可以看出PCB1的輸出信號(hào)在上升與下降過程中比較平滑，且上升與下降的時(shí)間比較短。處于*一電平時(shí)毛刺幅度小，上升與下降的時(shí)間相當(dāng)。PCB2的信號(hào)電壓電平的尖銳跳變是由阻抗失配引起的多次反射造成的，具體是傳輸線的不連續(xù)性導(dǎo)致了阻抗變化。上升的不平滑是另外一種不連續(xù)類型，雖然有多個(gè)阻抗不連續(xù)出現(xiàn)，在上升沿上只有一個(gè)反射。當(dāng)將儀器通道部分的連接割斷后，發(fā)現(xiàn)上升沿上的反射消除。但由于在繪制過程中考慮了通道部分的負(fù)載，所以造成了上升時(shí)間加長(zhǎng)。圖4PCB2去掉通道后的測(cè)試結(jié)果4.1.2繪制PCB圖比對(duì)LVDS的接收器應(yīng)盡可能靠近連接器。保證PCB上跡線長(zhǎng)度最短，有利于板上噪聲不會(huì)耦合到差分線上，不會(huì)通過電纜泄漏出去，使差分線間的扭曲最小。圖5是PCB1與PCB2的測(cè)試端的線長(zhǎng)。由圖可以看出PCB1測(cè)試線長(zhǎng)比較短，PCB2測(cè)試端的線長(zhǎng)且中間段有過孔。圖5PCB1和PCB2的測(cè)試端線長(zhǎng)以上結(jié)果可看出，PCB1的測(cè)試效果優(yōu)于PCB2，對(duì)互連介質(zhì)和PCB的阻抗測(cè)試非常重要。4.2眼圖測(cè)試眼圖是用余輝方式累積疊加顯示采集到的串行信號(hào)的比特位的結(jié)果，通過眼圖形狀特點(diǎn)可以快速地判斷信號(hào)的質(zhì)量。例如通過眼圖可判斷出信號(hào)可能有串?dāng)_或預(yù)（去）加重，測(cè)試方法、PCB布線是否有錯(cuò)誤。圖6是本測(cè)試系統(tǒng)對(duì)*芯片的眼圖測(cè)試結(jié)果。測(cè)試結(jié)果表明該LVDS的失真度比較小，對(duì)定時(shí)誤差的敏感度小，噪聲容限大，過零點(diǎn)失真小。說明該系統(tǒng)串?dāng)_小、PCB布線好，能真實(shí)反映LVDS的信號(hào)質(zhì)量。圖6眼圖測(cè)試結(jié)果5．結(jié)論該系統(tǒng)可實(shí)現(xiàn)一鍵操作完成所有參數(shù)與功能同時(shí)測(cè)試，所以它的運(yùn)行成本基本上就是專業(yè)儀器的折舊費(fèi)和人工成本，測(cè)試成本比較低。它不僅用于LVDS接口芯片的測(cè)試和要求苛刻場(chǎng)合的二次測(cè)試，還可以對(duì)其它帶LVDS接口的ADC和DAC產(chǎn)品進(jìn)行測(cè)試。該通用性的實(shí)施辦法是制作測(cè)試高頻多層DUT接口板即可。而高頻多層DUT接口板是該測(cè)試系統(tǒng)中測(cè)試成本最低的部分。它的通用性還表現(xiàn)在通過改變外圍測(cè)試儀器和連接方式用于其它種類芯片的測(cè)試。這樣可以提升和拓展該系統(tǒng)，充分使用專用儀器。由結(jié)果可得出該方法可以快速的對(duì)LVDS信號(hào)的輸入與輸出特性進(jìn)行分析。還具有很好的實(shí)際應(yīng)用的可行性，現(xiàn)該系統(tǒng)已用于多款芯片的測(cè)試。參考文獻(xiàn)[1]薛俊東，梁昊.Mutidrop連接模式下的LVDS信號(hào)質(zhì)量測(cè)試[J]，電子測(cè)量與儀器學(xué)報(bào)[2]TIA/EIASTANDARD,ElectricalCharacteristicsofLowVoltageDifferentialSig