嵌入式時(shí)鐘與電源管理

第六章時(shí)鐘與電源管理2011-10-241主要內(nèi)容時(shí)鐘與電源管理概述時(shí)鐘發(fā)生器電源管理時(shí)鐘與電源管理特殊功能寄存器21.時(shí)鐘與電源管理概述模塊組成時(shí)鐘與電源管理模塊31.時(shí)鐘與電源管理概述特點(diǎn)描述兩個(gè)鎖相環(huán)（PLL）主鎖相環(huán)（MPLL）USB鎖相環(huán)（UPLL）UCLK（48M）用于USB電源為2.0V時(shí)，最高頻率266MHz；電源為1.8V時(shí)，最高頻率為200MHz。41.時(shí)鐘與電源管理概述具有4種電源管理模式：NORMAL模式SLOW模式IDLE模式Power_OFF模式鎖相環(huán)工作為CPU和所有片內(nèi)外設(shè)提供時(shí)鐘此模式系統(tǒng)功耗最大鎖相環(huán)不工作CPU等直接使用原始時(shí)鐘、或原始時(shí)鐘的分頻工作,此模式工作時(shí)鐘頻率低而使功耗低，并且鎖相環(huán)不工作也使功耗降低停止為CPU提供時(shí)鐘，CPU不工作（其外設(shè)均工作）退出方法：任何中斷請(qǐng)求可喚醒CPU工作，退出空閑模式時(shí)鐘模塊斷電，除了喚醒電路之外所有部分均不供電系統(tǒng)需分成兩部分供電。此模式功耗最低退出方法：用中斷喚醒必須設(shè)置外中斷51.時(shí)鐘與電源管理概述功耗管理

靜態(tài)功耗（忽略）基于CMOS電路芯片的功耗

動(dòng)態(tài)功耗

（門(mén)電路電容充放電）動(dòng)態(tài)頻率調(diào)節(jié)：由頻率調(diào)度程序負(fù)責(zé)在運(yùn)行過(guò)程中針對(duì)不同的運(yùn)算要求，動(dòng)態(tài)調(diào)度系統(tǒng)時(shí)鐘的頻率，以達(dá)到降低功耗的目的。

例如：S3C2410A中的MPLL，在外接時(shí)鐘源頻率已經(jīng)固定的情況下，通過(guò)軟件設(shè)置特殊功能寄存器MPLLCON，改變輸出的時(shí)鐘頻率。

用于USB的UPLL，通常使用48MHz，不改變。

與電源電壓的平方成正比時(shí)鐘信號(hào)的頻率成正比61.時(shí)鐘與電源管理概述功耗管理（續(xù)）S3C2410A節(jié)能功耗管理對(duì)于某些應(yīng)用場(chǎng)合，事先確定工作頻率，在初始化時(shí)設(shè)定鎖相環(huán)對(duì)應(yīng)參數(shù)，啟動(dòng)后就工作在較低的頻率NORMAL模式，通過(guò)設(shè)置CLKCON的值，把不使用的外設(shè)或控制器的時(shí)鐘信號(hào)切斷，以節(jié)省功耗IDLE模式下，停止到ARM920T的時(shí)鐘在Power_OFF模式下，切斷除喚醒邏輯外的全部片內(nèi)外設(shè)電源S3C2410A中，F(xiàn)CLK是主時(shí)鐘，可以由軟件調(diào)節(jié)時(shí)鐘分頻比，產(chǎn)生不同頻率的HCLK和PCLK，以適應(yīng)不同的方案，減少功耗。71.時(shí)鐘與電源管理概述時(shí)鐘與電源管理用到的S3C2410A引腳信號(hào)如書(shū)P194頁(yè)表6-1

注意:

nRSTOUT，PWREN，OM[3:2],CLKOUT[1:0]8主要內(nèi)容時(shí)鐘與電源管理概述時(shí)鐘發(fā)生器電源管理時(shí)鐘與電源管理特殊功能寄存器92.時(shí)鐘發(fā)生器時(shí)鐘與電源管理結(jié)構(gòu)框圖電源管理模塊MPLLCLK晶振,外部時(shí)鐘振蕩放大器UCLKFCLKPCLKFCLK時(shí)鐘源、MPLL、UPLL、時(shí)鐘控制器、電源控制器等102.時(shí)鐘發(fā)生器時(shí)鐘源的選擇S3C2410的時(shí)鐘可以選用晶振(XTAL)，也可以使用外部時(shí)鐘（EXTCLK），由系統(tǒng)復(fù)位時(shí)，在復(fù)位信號(hào)上升沿對(duì)引腳OM3、OM2所測(cè)的狀態(tài)來(lái)確定。其對(duì)應(yīng)關(guān)系如下表所示。OM[3:2]值主時(shí)鐘源USB時(shí)鐘源00晶振（XTIpll,XTOpll）晶振（XTIpll,XTOpll）01晶振（XTIpll,XTOpll）EXTCLK10EXTCLK晶振（XTIpll,XTOpll）11EXTCLKEXTCLK112.時(shí)鐘發(fā)生器S3C2410A片外時(shí)鐘源的連接雖然在啟動(dòng)MPLL就接通，但是MPLL的輸出Mpll，在軟件寫(xiě)一個(gè)合法的設(shè)置值到MPLL控制寄存器以前，不會(huì)作為系統(tǒng)時(shí)鐘。在合法的值設(shè)置以前，從外部晶振或EXTCLK來(lái)的時(shí)鐘源將被直接的用作系統(tǒng)的時(shí)鐘。當(dāng)OM[1:0]=11時(shí)，OM[3:2]被用作確定測(cè)試模式。122.時(shí)鐘發(fā)生器鎖相環(huán)（兩個(gè)鎖相環(huán)MPLL和UPLL）通過(guò)MPLLCON，UPLLCON寄存器中設(shè)置PDIV（預(yù)分頻控制器），MDIV（主分頻控制器），SDIV（后分頻控制器）改變MPLL和UPLL輸出信號(hào)的Mpll和Upll的頻率。在程序中可以隨時(shí)修改寄存器的值，用于實(shí)現(xiàn)動(dòng)態(tài)調(diào)整時(shí)鐘頻率的目的。132.時(shí)鐘發(fā)生器鎖相環(huán)輸出頻率（Mpll和Upll計(jì)算方法相同

）

Mpll=（m×Fin）/（p×2S）

m=MDIV＋8，

p=PDIV＋2，

s=SDIV。例6.1三星公司給出的一組推薦值如表6-3在實(shí)際設(shè)置MPLL時(shí)，應(yīng)滿(mǎn)足如下關(guān)系：FCLK頻率>=3倍晶振頻率或3倍EXTCLK142.時(shí)鐘發(fā)生器時(shí)鐘控制邏輯時(shí)鐘控制邏輯的功能：確定被使用的時(shí)鐘源。自動(dòng)插入鎖定時(shí)間：當(dāng)MPLL被設(shè)置成一個(gè)新的頻率值時(shí)，時(shí)鐘控制邏輯依據(jù)鎖定時(shí)間計(jì)數(shù)寄存器LOCKTIME中設(shè)定的鎖定時(shí)間參數(shù)，自動(dòng)插入鎖定時(shí)間。加電Reset后，由于剛加電后MPLL和UPLL都不穩(wěn)定，在寫(xiě)新值到寄存器之前，直接用外部時(shí)鐘作為系統(tǒng)時(shí)鐘。用戶(hù)通過(guò)軟件也應(yīng)該寫(xiě)相同的值到寄存器。在NORMAL模式下，依據(jù)M_LTIME鎖定時(shí)間參數(shù)，自動(dòng)插入鎖定時(shí)間。152.時(shí)鐘發(fā)生器時(shí)鐘控制邏輯（續(xù)）USB主接口和設(shè)備接口需要48M的時(shí)鐘。在S3C2410中，是通過(guò)UPLL來(lái)產(chǎn)生這一時(shí)鐘的，UCLK只有在UPLL配置好后才會(huì)生效。162.時(shí)鐘發(fā)生器時(shí)鐘控制邏輯（續(xù)）S3C2410支持三者之間的比率可選，這個(gè)比率是由CLKDIVN寄存器的HDIVN和PDIVN決定的。在NORMAL模式下，F(xiàn)CLK=Mpll；在SLOW模式下，F(xiàn)CLK=（晶振或EXTCLK）/分頻因子。FCLK用于ARM920T.HCLK用于AHB總線(xiàn)。包括ARM920T，存儲(chǔ)控制器，中斷控制器，LCD控制器，DMA和USB主機(jī)。PCLK用于APB總線(xiàn)。包括外設(shè)如WDT,IIS,I2C,PWM,PWMTIMER,MMC,ADC,UART,GPIO,RTC,SPI。17主要內(nèi)容時(shí)鐘與電源管理概述時(shí)鐘發(fā)生器電源管理時(shí)鐘與電源管理特殊功能寄存器183.電源管理電源管理模式的轉(zhuǎn)換S3C2410有4種電源管理模式，不允許自由轉(zhuǎn)換。合法轉(zhuǎn)換如下圖。Power_OFFSLOW（SLOW_BIT=1）IDLENORMAL（SLOW_BIT=0）復(fù)位EINT[15:0]、RTCalarmEINT[23:0]、RTCalarmIDLE_BIT=1SLOW_BIT=1SLOW_BIT=0POWER_OFFBIT=1193.電源管理4種電源管理模式NORMAL模式IDLE模式全部片內(nèi)外設(shè)，都可以操作，這是功耗最大。允許用戶(hù)通過(guò)軟件控制片內(nèi)外設(shè)時(shí)鐘，以減少功耗。時(shí)鐘控制寄存器CLKCON[2]=1。到ARM920T的時(shí)鐘FCLK被停止。當(dāng)EINT[23:0]或者RTC報(bào)警中斷或其他中斷激活時(shí)，退出IDLE。203.電源管理4種電源管理模式SLOW模式非鎖相環(huán)模式。CPU等直接使用原始時(shí)鐘、或原始時(shí)鐘的分頻工作。此模式工作時(shí)鐘頻率低而使功耗低，并且鎖相環(huán)不工作也使功耗降低。用戶(hù)可以在PLL開(kāi)的情況下通過(guò)改變CLKSLOW寄存器的SLOW_BIT位使能低速模式來(lái)改變頻率。在低速模式下，F(xiàn)CLK為外部時(shí)鐘的分頻。如圖7-9.213.電源管理4種電源管理模式SLOW模式（續(xù)）NORMAL模式->SLOW模式:SLOW_BIT=1并不切斷MPLL223.電源管理4種電源管理模式SLOW模式（續(xù)）SLOW模式->NORMAL模式:需要等待PLL鎖定后FCLK才會(huì)改變，鎖定期間FLCK停止。233.電源管理4種電源管理模式Power_OFF模式部分引腳狀態(tài)時(shí)鐘模塊斷電，除了喚醒電路之外所有部分均不供電。系統(tǒng)需分成兩部分供電。此模式功耗最低。用中斷喚醒。（1）外部中斷EINT0---15；（2）實(shí)時(shí)鐘報(bào)警中斷。（必須設(shè)置有外中斷）243.電源管理4種電源管理模式Power_OFF模式（續(xù)）--對(duì)電源的控制VDDi和VDDiarm功率控制VDDi和VDDiarm被關(guān)閉，這由PWREN引腳控制。如果PWREN信號(hào)有效(H)，VDDi和VDDiarm由外部電壓供電；如果PWREN信號(hào)無(wú)效(L)，VDDi和VDDiarm關(guān)閉。注：除VDDi,VDDiarm,VDDi_MPLLandVDDi_UPLL外的所有電源必須繼續(xù)供電。253.電源管理4種電源管理模式Power_OFF模式（續(xù)）--用于喚醒的EINT[15:0]只有如下條件下S3C2410才會(huì)被才掉電模式喚醒：電平信號(hào)或者邊沿信號(hào)出現(xiàn)在EINTn輸入引腳且被確認(rèn)。EINTn輸入引腳被配置成外部中斷。nBATT-FLT位為高電平。一旦喚醒后，相應(yīng)的EINTn引腳將不再用于喚醒，即此引腳又可以重新作為一個(gè)外部中斷源使用。263.電源管理4種電源管理模式Power_OFF模式（續(xù)）--電池失效信號(hào)Power_OFF模式（續(xù)）--ADCPowerDownnBATT_FLT有如下兩個(gè)功能：非掉電模式下，nBATT_FLT將產(chǎn)生中斷請(qǐng)求，低電平觸發(fā)。掉電模式下，nBATT_FLT的低電平將會(huì)禁止從掉電模式下喚醒，所以任何喚醒源會(huì)被屏蔽，這能保護(hù)電量低引起的系統(tǒng)故障。ADCCON寄存器中有一個(gè)額外的掉電位，如果S3C2410進(jìn)入掉電模式，ADC將進(jìn)入自己的POWERDOWN模式。27主要內(nèi)容時(shí)鐘與電源管理概述時(shí)鐘發(fā)生器電源管理時(shí)鐘與電源管理特殊功能寄存器284.時(shí)鐘與電源管理特殊功能寄存器6個(gè)特殊功能寄存器寄存器R/W描述初值偏址LOCKTIMER/WPLL鎖定時(shí)間寄存器0x00FFFFFF0x00MPLLCONR/WMPLL配置寄存器0x0005C0800x04UPLLCONR/WUPLL配置寄存器0x000280800x08CLKCONR/W時(shí)鐘控制寄存器0x0007FFF00x0CCLKSLOWR/W慢時(shí)鐘控制寄存器0x000000040x10CLKDIVNR/W時(shí)鐘比控制寄存器0x000000000x14294.時(shí)鐘與電源管理特殊功能寄存器鎖定時(shí)間計(jì)數(shù)寄存器MPLL及UPLL控制寄存器注：1、盡管可以根據(jù)公式設(shè)置