L-DACS1 中多速率卷積編碼器的設(shè)計與FPGA 實現(xiàn)

【W(wǎng)ord版本下載可任意編輯】L-DACS1中多速率卷積編碼器的設(shè)計與FPGA實現(xiàn)0引言為了解決地-空的數(shù)據(jù)傳輸業(yè)務(wù)增長而帶來的高通信速度要求和高寬帶要求問題，國際民航組織（ICAO）要求民航通信從航空電報專用網(wǎng)絡(luò)向新一代航空電網(wǎng)過渡.因此歐洲EUROCONTROL提出了未來航空通信系統(tǒng)（FAC），即L波段數(shù)字航空通信系統(tǒng)類型1和2（L-DACS1和L-DACS2），利用L波段（960~1164MHz）構(gòu)建新的地-空無線數(shù)據(jù)鏈路，提高數(shù)據(jù)傳輸速度，替代之前的窄帶通信系統(tǒng).

在L-DACS1中，由于信道的噪聲和畸變與多普勒頻移的影響，會對傳輸?shù)男畔⒁鹗д婧托盘柵袥Q錯誤，而且不同類型的數(shù)據(jù)需要采用不同的速率傳輸，因此需要使用多速率的信道編碼來降低誤碼率.卷積編碼是廣泛使用的信道編碼技術(shù)，具有一定克服突發(fā)錯誤的能力，可以降低信道的誤碼率，帶來很高的編碼增益.

因而多速率的卷積編碼是目前L-DACS1中重要的組成部分.

1多速率卷積譯碼器原理卷積碼通常用（n,k,N）表示.其中k表示輸入編碼器的數(shù)據(jù)位數(shù)；n表示編碼器輸出的數(shù)據(jù)位數(shù)；N為編碼約束長度，R=kn是卷積碼的碼率.L-DACS1協(xié)議中采用（2,1,7）構(gòu)造的主題：卷積編碼，其生成多項式為,使用三種碼率分別是R=1/2,2/3,3/4.

L-DACS1中使用的碼率R=1/2的卷積編碼器構(gòu)造如圖1所示.圖1中，D1D2D3D4D5D6表示編碼器的狀態(tài)索引；U表示輸入數(shù)據(jù)比特；X（1）X（2）表示輸出數(shù)據(jù)比特.

L-DACS1基帶信號處理中，為了實現(xiàn)更高的速率和多種不同的傳輸速率，需要在1/2碼率卷積編碼的根底上采用刪余操作，來實現(xiàn)多碼率的卷積編碼功能.3/4碼率的刪余過程如圖2所示，2/3碼率刪余過程如圖3所示.

圖2中，3/4碼率的刪余過程是每輸入3b數(shù)據(jù)，編碼為6b的數(shù)據(jù)，刪除固定位置的2b,終產(chǎn)生碼率為3/4的卷積碼.

圖3中，2/3碼率的刪余過程是每輸入2b數(shù)據(jù)，編碼為4b的數(shù)據(jù)，刪除固定位置的1b,終產(chǎn)生碼率為2/3的卷積碼.

2多速率卷積編碼器的設(shè)計與實現(xiàn)多速率卷積編碼模塊，根據(jù)主控單元輸出的模式信號（MODE）來控制數(shù)據(jù)的傳輸碼率，決定數(shù)據(jù)是否要進入刪余處理以及進入哪個刪余處理單元.

圖4為多碼率卷積碼在L-DACS1中硬件實現(xiàn)構(gòu)造圖.

表1為多速率卷積編碼器模塊端口說明.

圖4顯示給出的多速率卷積編碼器工作流程如下：數(shù)據(jù)在CLK時鐘的驅(qū)動下以串行比特流的形式輸入1/2碼率的卷積碼模塊中開展編碼處理，該卷積編碼模塊以同步的方式工作，每輸入1b將會并行輸出2位編碼數(shù)據(jù)，根據(jù)MODE控制信號，判斷1/2碼率卷積后數(shù)據(jù)開展何種刪余操作，以實現(xiàn)3/4或2/3的碼率.

若采用1/2碼率編碼，由于后續(xù)模塊的實現(xiàn)算法是需要數(shù)據(jù)串行輸入，因此需要開展并/串轉(zhuǎn)換，同時將時鐘提高至2×CLK_.為此需要增加一個2位的并入串出型緩存單元即刪余緩存單元.若采用2/3和3/4碼率編碼，經(jīng)過1/2碼率的卷積編碼模塊處理后，根據(jù)MODE信號把數(shù)據(jù)放入相應(yīng)的刪余緩存開展刪余操作，以到達所需的碼率.輸出時鐘CLK_23,CLK_34分別為1.33×CLK和1.5×CLK.

3多速率卷積編碼器仿真利用VerilogHDL硬件描述語言對多速率卷積編碼器開展仿真,對工程文件開展綜合.布線和仿真，以3/4碼率卷積編碼為例開展分析，其后仿真結(jié)果如圖5所示.

圖5中，MODE是模式控制信號，可根據(jù)該信號來選擇不同的刪余方式.con_in為模塊的輸入數(shù)據(jù)，每次連續(xù)輸入144b數(shù)據(jù)，先開展1/2碼率的卷積編碼，數(shù)據(jù)變?yōu)?88b,由于模式信號MODE為1111,所以開展3/4碼率的刪余操作，得到192b的串行數(shù)據(jù)，使用CLK_34時鐘將3/4碼率的卷積編碼數(shù)據(jù)從data_out_34端口輸出.

將仿真通過的工程文件使用ChipScope添加觀察信號采樣時鐘.觸發(fā)信號和待觀察信號后重新綜合.布局布線生成bit文件，到Xilinx公司的Virtex-5系列的XC5VLX110-F1153型號的芯片后用ChipScope開展在線測試，采用主時鐘75MHz,得到測試結(jié)果如圖6所示.

圖6中，con_en表示輸入使能信號，con_in表示編碼之前的數(shù)據(jù)，data_out表示3/4碼率編碼之后的數(shù)據(jù)，rdy_34表示輸出數(shù)據(jù)有效的信號，輸入時鐘頻率為75MHz,采樣時鐘頻率為150MHz.

通過比照圖5的仿真結(jié)果和圖6的在線測試結(jié)果，可以驗證在高速的時鐘下設(shè)計的正確性.

4結(jié)語本文主要闡述了L-DACS1中多速率卷積編碼器的工作原理，利用FPGA設(shè)計實現(xiàn)了可以在高速多碼率條件下正常工作的多速率卷積編碼器.同時用VerilogHDL硬件描述語言對此