EDA技術(shù)基礎(chǔ)第1章EDA技術(shù)概述課件

1、EDA 技術(shù)基礎(chǔ)主講：冷愛蓮時(shí)間：2010年下學(xué)期EDA 技術(shù)基礎(chǔ)主講：冷愛蓮第 1 章 EDA技術(shù)概述1.1 EDA技術(shù)的涵義1.2 EDA技術(shù)的發(fā)展概況1.3 EDA技術(shù)的主要內(nèi)容1.4 EDA技術(shù)的設(shè)計(jì)流程1.5 EDA技術(shù)的應(yīng)用展望1.6 數(shù)字系統(tǒng)設(shè)計(jì)第 1 章 EDA技術(shù)概述1.1 EDA技術(shù)的涵義1.1 EDA技術(shù)的涵義 EDA（Electronic Design Automation電子設(shè)計(jì)自動化）技術(shù)的真正內(nèi)涵是指： 以現(xiàn)代高性能計(jì)算機(jī)作為技術(shù)支撐，以大規(guī)?？删幊踢壿嬈骷膶Ｓ瞄_發(fā)軟件作為開發(fā)平臺，以硬件描述語言作為系統(tǒng)邏輯描述的主要手段，以相應(yīng)實(shí)驗(yàn)開發(fā)系統(tǒng)作為開發(fā)工具，以大規(guī)

2、?？删幊踢壿嬈骷旧碜鳛殚_發(fā)對象。通過邏輯描述、邏輯編譯、邏輯仿真、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、適配編譯、邏輯映射、編程下載等一系列步驟，最終使得用戶可以快捷方便地設(shè)計(jì)出滿足自己需要的特定專用集成電路芯片。1.1 EDA技術(shù)的涵義 EDA（Electronic D可編程邏輯器件/現(xiàn)場可編程門陣列（CPLD/FPGA） 可編程邏輯器件的英文表達(dá)形式是： CPLD Complex Programmable Logic DeviceCPLD 。 現(xiàn)場可編程門陣列的英文表達(dá)形式是： Field Programmable Gate ArrayFPGA 一般情況下，常把CPLD和FP

3、GA都認(rèn)為是可編程邏輯器件的范疇，兩者有 一定區(qū)別，但又有很多的相似之處?？删幊踢壿嬈骷?現(xiàn)場可編程門陣列（CPLD/FPGA）利用EDA技術(shù)開發(fā)CPLD/FPGA（將其由半定制芯片變成專用集成電路芯片）所需具備的基本條件： （1）需要一臺電腦（目前常規(guī)配置的電腦即可） （2）CPLD/FPGA芯片 （3）CPLD/FPGA芯片供應(yīng)商提供的專用開發(fā)軟件（一般免費(fèi)，可從網(wǎng)上下載） （4）硬件開發(fā)平臺或具體電路系統(tǒng)（CPLD/FPGA支持ISP在系統(tǒng)編程） （5）掌握至少一種硬件描述語言 將軟件安裝在電腦上后，即可用硬件描述語言對該芯片所應(yīng)具備的功能進(jìn)行詳盡確切的描述，然后進(jìn)行仿真、編譯、適配，都

4、沒有問題之后，即可以鎖定引腳，然后對芯片進(jìn)行程序下載，程序下載成功之后，該芯片就從原來的不具備任何功能的狀態(tài)變成具備特定功能的專用集成電路芯片。 利用EDA技術(shù)開發(fā)CPLD/FPGA（將其由半定制芯片變成專 EDA技術(shù)的這種特質(zhì)使得電子工程師可以在自己的實(shí)驗(yàn)室或工作室甚至家中進(jìn)行設(shè)計(jì)，開發(fā)出具有自主知識產(chǎn)權(quán)的專用集成電路芯片，當(dāng)設(shè)計(jì)存在問題時(shí)可以把原程序擦掉再寫，這就大大提高了設(shè)計(jì)效率，縮短了產(chǎn)品上市周期，降低了開發(fā)成本，從而提高了產(chǎn)品競爭力。這正是EDA技術(shù)的強(qiáng)大生命力之所在。 EDA技術(shù)的這種特質(zhì)使得電子工程師1.2 EDA技術(shù)的發(fā)展概況EDA (Electronic Design Aut

5、omation) EDA技術(shù)發(fā)展的三個(gè)階段 ：20世紀(jì)70年代MOS工藝 CAD概念 20世紀(jì)80年代CMOS時(shí)代 出現(xiàn) FPGA 20世紀(jì)90年代ASIC設(shè)計(jì)技術(shù) EDA技術(shù) 1.2 EDA技術(shù)的發(fā)展概況EDA (ElectroniEDA技術(shù)是這微電子技術(shù)和現(xiàn)代電子設(shè)計(jì)技術(shù)的結(jié)合 微電子技術(shù)代表了物理層在廣度和深度上硬件電路實(shí)現(xiàn)的發(fā)展，現(xiàn)代電子設(shè)計(jì)技術(shù)則反映了現(xiàn)代先進(jìn)的電子理論、電子技術(shù)、仿真技術(shù)、設(shè)計(jì)工藝和設(shè)計(jì)技術(shù)與最新的計(jì)算軟件技術(shù)有機(jī)的融合和升華。未來的EDA技術(shù)將向廣度和深度兩個(gè)方向發(fā)展，EDA將會超越電子設(shè)計(jì)的范疇進(jìn)入其他領(lǐng)域，隨著基于EDA的SoC(單片系統(tǒng))設(shè)計(jì)技術(shù)的發(fā)展，軟、

6、硬核功能庫的建立，以及基于VHDL所謂自頂向下設(shè)計(jì)理念的確立，未來的電子系統(tǒng)的設(shè)計(jì)與規(guī)劃將不再是電子工程師們的專利，EDA技術(shù)將是21世紀(jì)產(chǎn)生重大影響的技術(shù)之一。EDA技術(shù)是這微電子技術(shù)和現(xiàn)代電子設(shè)計(jì)技術(shù)的結(jié)合1.3 EDA技術(shù)的主要內(nèi)容在硬件實(shí)現(xiàn)方面： EDA技術(shù)融合了大規(guī)模集成電路制造技術(shù)，IC版圖設(shè)計(jì)技術(shù)、ASIC測試和封裝技術(shù)、FPGA/CPLD編程下載技術(shù)、自動測試技術(shù)等新技術(shù)。在計(jì)算機(jī)輔助工程方面： EDA技術(shù)融合了計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測試(CAT)、計(jì)算機(jī)輔助工程(CAE)技術(shù)以及多種計(jì)算機(jī)語言的設(shè)計(jì)概念。在現(xiàn)代電子學(xué)方面： EDA技術(shù)則

7、容納了更多的內(nèi)容，如電子線路設(shè)計(jì)理論、數(shù)字信號處理設(shè)計(jì)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等等。 對本專科學(xué)生而言，需要掌握的主要是FPGA/CPLD編程及下載技術(shù)、自動測試技術(shù)、電子線路設(shè)計(jì)理論、數(shù)字系統(tǒng)建模等基礎(chǔ)理論和技能。1.3 EDA技術(shù)的主要內(nèi)容在硬件實(shí)現(xiàn)方面：1.4 EDA技術(shù)的設(shè)計(jì)流程傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)流程： 采用自底向上的方法，利用標(biāo)準(zhǔn)模塊，千方百計(jì)構(gòu)思所需功能，搭積木式層層堆建，這種方法對最終設(shè)計(jì)成果的可預(yù)見性、可修改性差，如果一級出現(xiàn)問題，常常不得不把整個(gè)設(shè)計(jì)思路推倒重來。EDA技術(shù)的設(shè)計(jì)流程： 采用自頂向下的方法，利用硬件描述語言對設(shè)計(jì)任務(wù)進(jìn)行詳盡完備的抽象描述，而不去考

8、慮其具體實(shí)現(xiàn)形式，這個(gè)任務(wù)由功能極其強(qiáng)大的開發(fā)軟件去完成。其開發(fā)軟件就像一個(gè)全自動的加工廠一樣，只要設(shè)計(jì)者把電路行為描述清楚，它就能按照要求將CPLD/FPGA芯片內(nèi)的資源通過電子開關(guān)進(jìn)行靈活連接，搭建出用戶所需要的電路。1.4 EDA技術(shù)的設(shè)計(jì)流程傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)流程： 比如：可把軟件比喻成一個(gè)全自動木工家具廠，只要用戶把木材準(zhǔn)備好，然后再說明桌子多高多寬多長，幾個(gè)抽屜等等，它就能把一切工作做完，最后給用戶提供一張符合要求的桌子。其設(shè)計(jì)流程圖一般如下圖所示。圖1.1 EDA設(shè)計(jì)流程圖比如：可把軟件比喻成一個(gè)全自動木工家具廠，只要用戶把木材準(zhǔn)備1.5 EDA技術(shù)展望1、EDA技術(shù)將廣泛應(yīng)用于專

9、用集成電路的開發(fā) 專用集成電路芯片及標(biāo)準(zhǔn)模塊功能特定且開發(fā)周期相對較長，而設(shè)計(jì)者在瞬息萬變的市場競爭中，往往迫切需要把設(shè)計(jì)構(gòu)思盡快予以實(shí)現(xiàn)，沒有足夠時(shí)間向集成電路廠商提供設(shè)計(jì)要求并等待很長的時(shí)間，且要支付高額的開發(fā)、生產(chǎn)費(fèi)用。 這種情況下，CPLD/FPGA就為設(shè)計(jì)者提供了很好的選擇，拿到芯片后，只需要進(jìn)行二次開發(fā)，設(shè)計(jì)不完善可以一直修改，一塊芯片可以進(jìn)行多次擦寫，從而很快可以制作出符合自己要求的芯片，待設(shè)計(jì)成熟完善并占領(lǐng)市場后，再把網(wǎng)表文件提供給芯片制造商，讓其制作專用集成電路。這給設(shè)計(jì)者帶來了極大的便利。Altera公司的Hardcopyx系列器件，正為此目的而設(shè)計(jì)，能夠很快把基于CPLD

10、/FPGA的設(shè)計(jì)構(gòu)思轉(zhuǎn)變?yōu)檗D(zhuǎn)變?yōu)閷Ｓ眉呻娐贰?.5 EDA技術(shù)展望1、EDA技術(shù)將廣泛應(yīng)用于專用集成電2、EDA技術(shù)將廣泛應(yīng)用于具有自主知識產(chǎn)權(quán)的新產(chǎn)品的開發(fā)中 現(xiàn)代電路抄版技術(shù)已經(jīng)相當(dāng)發(fā)達(dá)，采用傳統(tǒng)標(biāo)準(zhǔn)模塊及元器件進(jìn)行設(shè)計(jì)，即使生產(chǎn)者將芯片型號用砂紙打掉，盜版者也很容易用邏輯分析儀等儀器搞清這些芯片的功能，其它的基本元器件型號及參數(shù)也可以用相應(yīng)測試儀器進(jìn)行測定。這就給電路設(shè)計(jì)提出了一個(gè)難題。 采用EDA技術(shù)進(jìn)行系統(tǒng)設(shè)計(jì)，可以把CPLD/FPGA芯片硬件加密，任何人無法讀出其中的程序，再加上其內(nèi)部功能相對復(fù)雜，引腳較多，即使用邏輯分析儀器，除非采用通道數(shù)非常高的價(jià)格非常昂貴的高端型號，有可能

11、完成測試，確定芯片的輸入輸出關(guān)系，否則一般的只有少量通道數(shù)的邏輯分析儀根本無能為力。這就給盜版帶來了一定的難度，最起碼縮短了被盜版的時(shí)間。 2、EDA技術(shù)將廣泛應(yīng)用于具有自主知識產(chǎn)權(quán)的新產(chǎn)品的開發(fā)中 雖然國家在逐漸健全知識產(chǎn)權(quán)的保護(hù)力度，但是因?yàn)榧夹g(shù)行業(yè)的盜版較為隱蔽且較難界定，所以在設(shè)計(jì)中采用多種方法對自己的硬件、軟件系統(tǒng)進(jìn)行防盜版設(shè)計(jì)，已經(jīng)越來越重要。 EDA技術(shù)正好可以適應(yīng)時(shí)代發(fā)展的需要，能夠有效防止盜版。3、EDA技術(shù)將廣泛應(yīng)用于高校電類專業(yè)的實(shí)踐教學(xué)工作中 隨著EDA技術(shù)的發(fā)展，CPLD/FPGA芯片的集成度越做越高，可以把上千萬個(gè)邏輯門，上億個(gè)三極管集成在一個(gè)芯片中，且開發(fā)工具已經(jīng)

12、非常完善，這就使得近幾年來CPLD/FPGA的應(yīng)用領(lǐng)域越來越廣泛，因?yàn)槠鋸?qiáng)大的邏輯處理能力、極高的運(yùn)行高速、并行執(zhí)行的工作機(jī)制、以及抗干擾能力強(qiáng)、運(yùn)行穩(wěn)定可靠的特點(diǎn)，能夠在很多場合解決單片機(jī)系統(tǒng)所固有的低俗及抗干擾能力差能問題，尤其在視頻處理及傳輸方面，與DSP芯片的良好數(shù)據(jù)處理能力相結(jié)合，更是得心應(yīng)手。 雖然國家在逐漸健全知識產(chǎn)權(quán)的保護(hù)力度，但是因?yàn)榧?我國高校目前已經(jīng)非常重視EDA課程的教學(xué)，可以說，全國高校，不論是211重點(diǎn)院校，還是普通本科，還是高職高專，甚至一些職業(yè)技能培訓(xùn)學(xué)校也紛紛開設(shè)了這門課，以使學(xué)生掌握這樣一門新技術(shù)，適應(yīng)時(shí)代發(fā)展需要。上世紀(jì)80年代，不會Protel繪圖就不是

13、一個(gè)合格的電子工程師，而到了21世紀(jì)，我們可以這樣說，不懂得EDA技術(shù)，那么這個(gè)電子工程師就在知識和能力方面存在了重大缺陷。 我國高校目前已經(jīng)非常重視EDA課程1.6 數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)模型 數(shù)字系統(tǒng)指的是交互式的、以離散形式表示的，具有存儲、傳輸、信息處理能力的邏輯子系統(tǒng)的集合。用于描述數(shù)字系統(tǒng)的模型有多種，各種模型描述數(shù)字系統(tǒng)的側(cè)重點(diǎn)不同。數(shù)字系統(tǒng)的劃分應(yīng)當(dāng)遵循自然、易于理解的原則。設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)時(shí)，在選擇模型的時(shí)候，應(yīng)該考慮該模型所具有一些設(shè)計(jì)上的優(yōu)點(diǎn)。比如：使設(shè)計(jì)者面對的電路規(guī)模減小，可以分別設(shè)計(jì)；邏輯分工清楚，各自的任務(wù)明確，這可以使電路的設(shè)計(jì)、調(diào)測和故障處理都比較方便。

14、1.6 數(shù)字系統(tǒng)的設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)模型1.6 數(shù)字系統(tǒng)設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)方法 數(shù)字系統(tǒng)的設(shè)計(jì)一般采用自頂向下、由粗到細(xì)、逐步求精的方法。 自頂向下的設(shè)計(jì)方法，就是在整個(gè)設(shè)計(jì)流程中各設(shè)計(jì)環(huán)節(jié)逐步求精的過程。即是指將數(shù)字系統(tǒng)的整體逐步分解為各個(gè)子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進(jìn)一步分解為更小的子系統(tǒng)和模塊，層層分解，直至整個(gè)系統(tǒng)中各子系統(tǒng)關(guān)系合理，并便于邏輯電路級的設(shè)計(jì)和實(shí)現(xiàn)為止。一個(gè)項(xiàng)目的設(shè)計(jì)過程包括從自然語言說明到VHDL的系統(tǒng)行為描述、系統(tǒng)的分解、RTL模型的建立、門級模型產(chǎn)生，到最終的可以物理布線實(shí)現(xiàn)的底層電路，就是從高抽象級別到低抽象級別的整個(gè)設(shè)計(jì)周期。后端設(shè)計(jì)還必須包括

15、涉及硬件的物理結(jié)構(gòu)實(shí)現(xiàn)方法和測試（仍然利用計(jì)算機(jī)完成）。1.6 數(shù)字系統(tǒng)設(shè)計(jì)數(shù)字系統(tǒng)的設(shè)計(jì)方法數(shù)字系統(tǒng)的設(shè)計(jì)步驟 1. 系統(tǒng)任務(wù)的提出和分析 第一步是系統(tǒng)任務(wù)的提出和分析。在設(shè)計(jì)任務(wù)書中，可用各種方式提出對整個(gè)數(shù)字系統(tǒng)的邏輯要求，即用自然語言表達(dá)系統(tǒng)項(xiàng)目的功能特點(diǎn)和技術(shù)參數(shù)等。常用的方式有自然語言、邏輯流程圖、時(shí)序圖或幾種方法的結(jié)合。分析系統(tǒng)的任務(wù)要求必須細(xì)致、全面，不能有理解上的偏差和疏漏。 2. 根據(jù)任務(wù)的分析，確定邏輯算法 實(shí)現(xiàn)系統(tǒng)邏輯運(yùn)算的方法稱為邏輯算法，也簡稱為算法。一個(gè)數(shù)字系統(tǒng)的邏輯運(yùn)算往往有多種算法，設(shè)計(jì)者的任務(wù)不但是要找出各種算法，還必須比較優(yōu)劣，取長補(bǔ)短，從中確定最合理的一

16、種。數(shù)字系統(tǒng)的算法是邏輯設(shè)計(jì)的基礎(chǔ)，算法不同，同系統(tǒng)的結(jié)構(gòu)也不同，算法的合理與直接影響系統(tǒng)結(jié)構(gòu)的合理性。數(shù)字系統(tǒng)的設(shè)計(jì)步驟3. 任務(wù)細(xì)化后，建立系統(tǒng)及子系統(tǒng)模型 當(dāng)算法明確后，應(yīng)根據(jù)算法構(gòu)造系統(tǒng)的系統(tǒng)框圖，將系統(tǒng)劃分為若干個(gè)部分，各部分分別承擔(dān)算法中不同的邏輯操作功能。劃分后的各個(gè)部分應(yīng)邏輯功能清楚，規(guī)模大小合適，便于進(jìn)行電路級的設(shè)計(jì)。4. 系統(tǒng)（或模塊）邏輯描述 當(dāng)系統(tǒng)中各個(gè)子系統(tǒng)（指最低層子系統(tǒng)）和模塊的邏輯功能和結(jié)構(gòu)確定后，則需采用比較規(guī)范的形式來描述系統(tǒng)的邏輯功能。設(shè)計(jì)方案的描述方法可以有多種，常用的有方框圖、流程圖和描述語言等。 對系統(tǒng)的邏輯描述可先采用較粗略的邏輯流程圖，再將邏輯流程圖逐步細(xì)化為詳細(xì)邏輯流程圖，最后將詳細(xì)邏輯流程圖表示成與硬件有對應(yīng)關(guān)系的形式，為下一步的電路級設(shè)計(jì)提供依據(jù)。3. 任務(wù)細(xì)化后，建立系統(tǒng)及子系統(tǒng)模型5. 邏輯電路級設(shè)計(jì)及系統(tǒng)仿真 電路級設(shè)計(jì)是指選擇合理的器件和連接關(guān)系以實(shí)現(xiàn)系統(tǒng)邏輯要求。電路級設(shè)計(jì)的結(jié)果常采用兩種方式來表達(dá)：電路圖方式和硬件描述語言方式。EDA軟件允許以這兩種方式輸入，以便作后續(xù)的處理。 當(dāng)電路設(shè)計(jì)完成后必須驗(yàn)證設(shè)計(jì)是