實驗一組合邏輯電路設(shè)計_第1頁
實驗一組合邏輯電路設(shè)計_第2頁
實驗一組合邏輯電路設(shè)計_第3頁
實驗一組合邏輯電路設(shè)計_第4頁
實驗一組合邏輯電路設(shè)計_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、實驗一組合邏輯電路設(shè)計(含門電路功能測試)(總4頁)-本頁僅作為文檔封面，使用時請直接刪除即可-內(nèi)頁能夠依據(jù)需求調(diào)整適合字體及大小-實驗一組合邏輯電路設(shè)計（含門電路功能測試）一、實驗?zāi)康恼莆粘Ｓ瞄T電路的邏輯功能掌握小規(guī)模集成電路設(shè)計組合邏輯電路的方法掌握組合邏輯電路的功能測試方法二、實驗設(shè)施與器械數(shù)字電路試驗箱雙蹤示波器穩(wěn)壓電源數(shù)字多用表74LS20二4輸入與非門74LS00四2輸入與非門74LS10三3輸入與非門三、實驗原理TTL集成邏輯電路種類眾多，使用時應(yīng)付采用的器件做簡單邏輯功能檢查，保證明驗的順利進行。測試門電路邏輯功能有靜態(tài)測試和動向測試兩種方法。靜態(tài)測試時，門電路輸入端加固定的高

2、（H）、低電平，用示波器、萬用表、或發(fā)光二極管（LED）測出門電路的輸出響應(yīng)。動向測試時，門電路的輸入端加脈沖信號，用示波器觀察輸入波形與輸出波形的同步關(guān)系。下邊以74LS00為例，簡述集成邏輯門功能測試的方法。74LS00為四輸入2與非門，電路圖如3-1所示。74LS00是將四個二輸入與非門封裝在一個集成電路芯片中，共有14條外引線。使用時一定保證在第14腳上加+5V電壓，第7腳與底線接好。整個測試過程包含靜態(tài)、動向和主要參數(shù)測試三部分。表3-174LS00與非門真值表ABC0010112101110門電路的靜態(tài)邏輯功能測試靜態(tài)邏輯功能測試用來檢查門電路的真值表，確認門電路的邏輯功能正確與否。實驗時，可將74LS00中的一個與非門的輸入端A、B分別作為輸入邏輯變量，加高、低電平，觀察輸出電平能否切合74LS00的真值表（表3-1）描繪功能。測試電路如圖3-2所示。試驗中A、B輸入高、低電平，由數(shù)字電路實驗箱中邏輯電平產(chǎn)生電路產(chǎn)生，輸入F可直接插至邏輯電平不過電路的某一路進行顯示。仿真表示門電路的動向邏輯功能測試動向測試用于數(shù)字系統(tǒng)運轉(zhuǎn)中邏輯功能的檢查，測試時，電路輸入串行數(shù)字信號，用示波器比較輸入與輸出信號波形，以此來確立電路的功能。實驗時，與非門輸入端A加一頻次為1kHz的脈沖信號Vi，如圖3-3所示，另一端加上開關(guān)信

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論