東北大學(xué)數(shù)字電路期中復(fù)習(xí)

1、附加題一、對(duì)于圖示電路分別寫(xiě)出門電路為TTL和CMOS時(shí)的輸出F的表達(dá)式。 解：當(dāng)C=1時(shí)，如果B=1，三態(tài)門輸出低電平，將20k電阻短路，無(wú)論A為何值，輸出F=1；當(dāng)B=0時(shí)，三態(tài)門輸出為1，與非門輸出當(dāng)C=0時(shí)，三態(tài)門高阻，與非門輸出 解：當(dāng)C=1時(shí)，如果B=1，三態(tài)門輸出低電平，將20k電阻短路，無(wú)論A為何值，輸出F=1；當(dāng)B=0時(shí)，三態(tài)門輸出為1，將20k電阻上端提升，為高電平；與非門輸出當(dāng)C=0時(shí)，三態(tài)門高阻，與非門輸出F=1 一、應(yīng)用類題，1、首先分析出因果關(guān)系，因作為輸入，果作為輸出；2、列出因果關(guān)系的真值表；3、使用卡諾圖化簡(jiǎn)寫(xiě)出表達(dá)式；4、根據(jù)題目要求，進(jìn)行芯片或者邏輯圖的連

2、接。若題目要求與非門實(shí)現(xiàn)，得到的表達(dá)式一般是與或式，加上兩個(gè)長(zhǎng)非號(hào)變成與非表達(dá)式；若題目要求使用74138即3線-8線譯碼器實(shí)現(xiàn)，則ABC三個(gè)輸入變量作為A0A1A2，S1接電源，S2，S3接地，利用最小項(xiàng)的與非輸出結(jié)果；四個(gè)變量需要擴(kuò)展；兩個(gè)變量只要另A2為0即可；若題目要求用4選1（ 74LS153芯片）或8選1 （74LS151芯片）的數(shù)據(jù)選擇器實(shí)現(xiàn)，4選1則有兩個(gè)變量A1和A0可作為我們的輸入AB，C可連接在D0-D3上即可；兩個(gè)輸入變量，AB接到A1和A0上，D0-D3接1或0的二進(jìn)制數(shù)，根據(jù)的格式?jīng)Q定的；選數(shù)據(jù)選擇器實(shí)現(xiàn)三變量輸入，則接到上即可， D0D7接1或0的二進(jìn)制數(shù)，根據(jù)的

3、格式?jīng)Q定的；四變量輸入則其中的接在A1A0上，可連接在D0D7上即可，D0D7上可以接的原變量和反變量。2014期中考試題：八、（6分）請(qǐng)用數(shù)據(jù)選擇器74151和非門設(shè)計(jì)一個(gè)三人表決電路。在表決一般問(wèn)題時(shí)以多數(shù)同意為通過(guò)；在表決重要問(wèn)題時(shí)，必須一致同意才能通過(guò)。要求列出真值表和畫(huà)出邏輯電路。規(guī)定：設(shè)參加表決三人的態(tài)度為輸入變量，以A、B、C表示，并規(guī)定1狀態(tài)表示同意，0狀態(tài)表述不同意。同時(shí),以T表示表決問(wèn)題的類型，T=0 表示一般問(wèn)題，T=1表示重要問(wèn)題。表決結(jié)果用F表示，并規(guī)定F=1 表示通過(guò)，F(xiàn)=0表示不通過(guò)。數(shù)據(jù)選擇器74151的功能表和引腳圖分別見(jiàn)表1和圖5。表1 數(shù)據(jù)選擇器74151

4、的功能表TABCF00000000111111110000111100001111001100110011001101010101010101010001011100000001例 9：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈的工作狀態(tài)的邏輯電路，每一組信號(hào)均由紅黃綠三盞燈組成。正常情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許有一盞燈點(diǎn)亮，而當(dāng)出現(xiàn)其他五種點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，要求發(fā)出故障信號(hào)，以提醒維護(hù)人員前去修理。試用最少量與非門門電路實(shí)現(xiàn)該電路。解：根據(jù)題意設(shè)紅、黃、綠三盞燈分別用 A、B、C 表示，燈亮用 1 表示，燈滅用 0 表示；輸出信號(hào)用 F 表示，出現(xiàn)故障 F=1，不出故障，F(xiàn)=0；列出真值表

5、，如表下 所示。ABCF00010010010001111000101111011111由真值表寫(xiě)出邏輯寫(xiě)出函數(shù)表達(dá)式如用最少量與非門實(shí)現(xiàn)，則根據(jù)表達(dá)式畫(huà)出邏輯圖如圖 所示。例10：人類有四種基本血型A、B、AB、O 型。輸血者與受血者的血型必須符合下述原則：O 型血可以輸給任意血型的人，但 O 型血只能接受 O 型血；AB 型血只能輸給AB 型，但 AB 型能接受所有血型；A 型血能輸給 A 型和 AB 型，但只能接受 A 型或 O 型血；B 型血能輸給 B 型和 AB 型，但只能接受 B 型或 O 型血。試用與非門設(shè)計(jì)一個(gè)檢驗(yàn)輸血者與受血者血型是否符合上述規(guī)定的邏輯電路。如果輸血者與受血者

6、的血型符合規(guī)定電路輸出“1”（提示：電路只需要四個(gè)輸入端。它們組成一組二進(jìn)制代碼，每組代碼代表一對(duì)輸血受血的血型對(duì)）。解：用變量 A、B、C、D 表示輸血者、受血者的血型對(duì)作為輸入變量，用 F 表示血型是否符合作為輸出變量。得到血型與二進(jìn)制數(shù)間的對(duì)應(yīng)關(guān)系如表 4 所示，從而得到真值表如表 5 所示表4 血型與二進(jìn)制數(shù)對(duì)應(yīng)關(guān)系O00A01B10AB11A BC DF說(shuō)明0 00 00 00 00 00 11 0 11111OOOAOBOAB0 10 10 10 10 00 11 0 10101A禁送OAAA禁送BAAB 01 01 0 00 00 11 0 10011B禁送OA禁送BBBBAB

7、11 11 1 10 00 11 0 10001AB禁送OAB禁送AAB禁送BABAB由真值表畫(huà)出卡諾圖如圖所示。由卡諾圖得表達(dá)式如下：由表達(dá)式畫(huà)出邏輯圖如圖所示。如果用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)，則根據(jù)真值表 可得到 D0=D1=D5=1，D2=D3=D7=D，D4=D6=0。由此可以畫(huà)出由八選一數(shù)據(jù)選擇器實(shí)現(xiàn)的輸血者與受血者的血型是否符合的邏輯關(guān)系圖如圖所示。習(xí)題：3-11試用六個(gè)與非門設(shè)計(jì)一個(gè)水箱控制電路。圖 3-32 示出了水箱示意圖。A、B、C 為三個(gè)電極。當(dāng)電極被水浸沒(méi)時(shí)，會(huì)有信號(hào)輸出。水面在 A、B 間為正常狀態(tài)，點(diǎn)亮綠燈 G；水面在 B、C 間或在 A 以上為異常狀態(tài)，點(diǎn)亮黃燈 Y；

8、水面在 C 以下為危險(xiǎn)狀態(tài)，點(diǎn)亮紅燈R。題 3-11 真值表ABCGYR說(shuō) 明0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 01 0 00 1 0水面在 C 極下，處于危險(xiǎn)狀態(tài)，R 亮水面在 B、C 間，處于異常狀態(tài)，Y 亮水面在 B 極以上 C 極以下，不可能出現(xiàn)水面在 A 極下 B 極上，處于正常狀態(tài)，G 亮水面在 A 極上 B、C 極下，不可能出現(xiàn)水面在 A 極上 B 極下，不可能出現(xiàn)水面在 A 極上 C 極下，不可能出現(xiàn)水面在 A 極以上，處于異常狀態(tài)，Y 亮由真值表畫(huà)出卡諾圖如圖 所示，化簡(jiǎn)，圈 1 得邏輯表達(dá)式：需要用七個(gè)與非門。

9、而圈 0 得由于 G 和 Y 的表達(dá)式中都有 AB ，所以用六個(gè)與非門就可以實(shí)現(xiàn)。邏輯圖如圖所示。例題3-16：試設(shè)計(jì)一個(gè)用三個(gè)開(kāi)關(guān)控制一個(gè)電燈的邏輯電路，要求改變?nèi)魏我粋€(gè)開(kāi)關(guān)的狀態(tài)，都能控制電燈由亮到滅或者由滅到亮。要求用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)。解：由題意要求設(shè) A、B、C 表示三個(gè)開(kāi)關(guān)，0 表示開(kāi)關(guān)斷開(kāi)，1 表示開(kāi)關(guān)閉合；F 表示燈的狀態(tài)，1 表示燈亮，0 表示燈滅。設(shè) ABC=000 時(shí)，F(xiàn)=0，從這個(gè)狀態(tài)開(kāi)始，單獨(dú)改變?nèi)魏我粋€(gè)開(kāi)關(guān)的狀態(tài)燈 F 的狀態(tài)都要改變，從而得到 ABC 與 F 之間的邏輯關(guān)系真值表。ABCF00000011010101101001101011001111由真值表得

10、到邏輯函數(shù)表達(dá)式：和四選一數(shù)據(jù)選擇器的輸出函數(shù)表達(dá)式 比較可知令A(yù)1=A，A0=B，D0=D3=C，D1=D2=C，如圖所示，即可得到由四選一數(shù)據(jù)選擇器，實(shí)現(xiàn)要求的邏輯函數(shù)。例題3-12：試用 74138 和最少數(shù)量的二輸入邏輯門設(shè)計(jì)一個(gè)不一致電路。當(dāng) A、B、C三個(gè)輸入不一致時(shí)，輸出為 1，一致時(shí)，輸出為 0。解：根據(jù)命題要求，只有 ABC=000 或 ABC=111 時(shí)才一致，輸出為 0，其它取值組合均不一致，輸出為 1。如表所示。A BCF00000011010101111001101111011110如果選用與非門，需六輸入與非門，但題中要求用二輸入與非門，則需多個(gè)與非門。若選用與門，

11、則只用一個(gè)二輸入與門即可。邏輯圖如圖 所示。例 題3-14：試選用中規(guī)模集成電路實(shí)現(xiàn)表 所示電路。ABCDF0F1F30000100000110000101000011100010010001011000110010011100110000011001001101000110110011100001解：若把 A、B、C、D 看成二進(jìn)制數(shù)時(shí)，ABCD=0110 時(shí)，F(xiàn)2=1；ABCD0110 時(shí)，F(xiàn)3=1；上述分析結(jié)果是 ABCD 與二進(jìn)制 0110 比較得出的。因此選用四位二進(jìn)制數(shù)值比較器 74LS85 較為方便。令 A3A2A1A0=ABCD，B3B2B1B0=0110，AB 時(shí)為 F3。邏

12、輯圖如圖所示。3-14可以變換一下，可以用74283這個(gè)芯片來(lái)實(shí)現(xiàn)如上真值表，74283的兩個(gè)輸入分別接ABCD和 1010四位二進(jìn)制數(shù)，輸出F要接在進(jìn)位上。CO還要鏈接一個(gè)反相器輸出。習(xí)題：3-10、試用與非門設(shè)計(jì)一個(gè)邏輯選擇電路。S1、S0為選擇端，A、B為數(shù)據(jù)輸入端。選擇電路的功能見(jiàn)表3-21。選擇電路可以反變量輸入。解：S1和S0與A和B一起決定了邏輯函數(shù)F。實(shí)現(xiàn)F=AB，F(xiàn)=A+B，F(xiàn)=AB， F=AB的真值表如表3-13所示。由真值表，畫(huà)出邏輯函數(shù)的卡諾圖如圖3-30所示。為了用與非門實(shí)現(xiàn)邏輯選擇電路，先將F化簡(jiǎn)成最簡(jiǎn)與或式，然后再轉(zhuǎn)換成與非-與非式。習(xí)題：3-23、用與非門設(shè)計(jì)一

13、個(gè)多功能運(yùn)算電路，功能如表3-18所示。解：由表3-18知，在S2S1S0取不同的組合值時(shí)，Y共有8種輸出，如果將Y的8種輸出通過(guò)8選1數(shù)據(jù)選擇器輸入則可實(shí)現(xiàn)題中要求。S2 S1 S0(1)A B(1)S2 S1 S0(2)A B(2)Y(1)Y(2)0 0 00 0 00 0 00 0 00 0 10 0 10 0 10 0 10 1 00 1 00 1 00 1 00 1 10 1 10 1 10 1 10 00 11 01 10 00 11 01 10 00 11 01 10 00 11 01 11 0 01 0 01 0 01 0 01 0 11 0 11 0 11 0 11 1 01

14、 1 01 1 01 1 01 1 11 1 11 1 11 1 10 00 11 01 10 00 11 01 10 00 11 01 10 00 11 01 111110111111001101001000101110000電路圖如圖3-48所示。習(xí)題：3-12、試用輸出低電平有效的3線-8線譯碼器和邏輯門設(shè)計(jì)一組合電路。該電路輸入X，輸出F均為三位二進(jìn)制數(shù)。二者之間關(guān)系如下： 2X5時(shí) F=X+2；X5時(shí) F=0 解：根據(jù)題意列出真值表3-15。由真值表3-15可直接畫(huà)出邏輯圖3-35。習(xí)題：3-13、試用74138和74151構(gòu)成兩個(gè)四位二進(jìn)制數(shù)相同比較器。其功能為兩個(gè)二進(jìn)制數(shù)相等時(shí)輸

15、出為1，否則為0。解：74138和74151地址端均為三變量輸入，要實(shí)現(xiàn)四位二進(jìn)制數(shù)相同比較器，必須分別用兩個(gè)芯片級(jí)聯(lián)擴(kuò)展輸入端，并分別將待比較的兩個(gè)四位二進(jìn)制數(shù)輸入到擴(kuò)展后的輸入端，就可得到兩個(gè)四位二進(jìn)制數(shù)相同時(shí)，輸出為1的功能。邏輯圖如圖3-36所示。當(dāng) A3=B31 時(shí)，74138 和 74151 的低位片(1 片)使能端無(wú)效不工作，74151(1)的輸出F=1，當(dāng) A2A1A0=B2B1B0時(shí)，74151(2)的輸出F=1，因此總輸出 F=1。當(dāng)A2A1A0B2B1B0時(shí)，74151(2)的輸出F=0，因此總輸出 F=0。當(dāng) A3=B30 時(shí)，74138 和 74151 的高位片(2

16、片)使能端無(wú)效不工作，74151(2)的輸出F=1，當(dāng)A2A1A0=B2B1B0時(shí)，74151(1)的輸出F=1，因此總輸出 F=1。當(dāng) A2A1A0B2B1B0時(shí)74151(1)的輸出F=0，因此總輸出 F=0。習(xí)題：3-15試只用一片四選一數(shù)據(jù)選擇器設(shè)計(jì)一判定電路。該電路輸入為8421BCD碼，當(dāng)輸入數(shù)大于1小于6時(shí)輸出為1，否則為0(提示：可用無(wú)關(guān)項(xiàng)化簡(jiǎn))。解：8421BCD碼ABCD只出現(xiàn)00001001，余者為約束項(xiàng)。根據(jù)題意畫(huà)出卡諾圖如圖3-39所示。由卡諾圖得 。由四選一數(shù)據(jù)選擇器構(gòu)成判定電路如圖3-40所示。習(xí)題：3-18、試用與非門實(shí)現(xiàn)半加器，寫(xiě)出邏輯表達(dá)式，畫(huà)出邏輯圖。解：

17、由半加器定義知：用與非門實(shí)現(xiàn)半加器的邏輯圖如圖 3-43 所示。習(xí)題：3-19、試用兩個(gè)半加器和適當(dāng)類型門電路實(shí)現(xiàn)全加器。解：由全加器 和半加器 的邏輯表達(dá)式可以畫(huà)出用半加器實(shí)現(xiàn)全加器的邏輯圖如圖3-44所示。習(xí)題：3-20、設(shè)計(jì)一個(gè)帶控制端的半加/半減器，控制端 X=0 時(shí)為半加器，X=1 時(shí)為半減器。解：半加/半減的真值表如表 3-16 所示：X 為控制變量，X=0，為半加；X=1，為半減。由表 3-16 真值表得從而可畫(huà)出邏輯圖如圖 3-45 所示。習(xí)題：3-21、試用兩片 74283 實(shí)現(xiàn)二進(jìn)制數(shù) 11001010 和 1100111 的加法運(yùn)算，要求畫(huà)出邏輯圖。解：用兩片 74283

18、 實(shí)現(xiàn)二進(jìn)制數(shù) 11001010 和 11100111 的加法運(yùn)算電路如圖 3-46 所示：習(xí)題：3-22、試用邏輯門設(shè)計(jì)一個(gè)滿足下表要求的監(jiān)督碼產(chǎn)生電路。 解：由表 3-17 得畫(huà)出邏輯圖如圖 3-47 所示。二、單一中規(guī)模芯片的分析或者是單一中規(guī)模集成芯片與簡(jiǎn)單門電路組成的邏輯電路功能的分析：例題3-5：試分析題圖5所示邏輯圖的功能。解：74153 是四選一數(shù)據(jù)選擇器。由于 A1=0，所以 A1A0只有 00 和 01 兩種取值。A1A0=00時(shí)，F(xiàn)=D0=1；A1A0=01 時(shí)，F(xiàn)=D1=0?？梢?jiàn)F=A0=A。實(shí)現(xiàn)了F=A 的功能。例 題3-6：試分析圖6所示邏輯圖的功能。解：74153

19、 的邏輯函數(shù)表達(dá)式為實(shí)現(xiàn)了與邏輯功能。例題3-7：試分析圖 7 所示邏輯圖的功能。解：將使能信號(hào) E 寫(xiě)入表達(dá)式中，當(dāng)E =1 時(shí)，F(xiàn)=0；當(dāng)E=0 時(shí)，四選一 MUX 具有“選擇功能”。將 A=E，B=A1，C=A0代入上式，得：，實(shí)現(xiàn)了或非功能。習(xí)題3-3、試說(shuō)明圖3-56所示兩個(gè)邏輯圖的功能是都一樣?解：由圖3-23（a）得：由圖（b）得：圖(a)和圖(b)的表達(dá)式相同，說(shuō)明兩個(gè)圖的功能是一樣的。習(xí)題3-4、試分析圖3-24所示電路邏輯功能.。圖中G1、G0為控制端，A、B為輸入端。要求寫(xiě)出G1、G0四種取值下的F表達(dá)式。解：由圖3-24電路，可以寫(xiě)出習(xí)題3-5、 圖3-25所示電路為低

20、電平有效的8421碼二-十進(jìn)制譯碼器，列出給電路的真值表。解：圖3-25中芯片為8421碼的四線-十線譯碼器，由于A3=0，變成了三線-八線譯碼器。寫(xiě)出Si和Ci+1的表達(dá)式如下：真值表如表3-11所示。電路功能為二位全加器。習(xí)題3-9、 8線-3線優(yōu)先譯碼器74148和與非門構(gòu)成的電路如圖3-29所示。試說(shuō)明該電路的邏輯功能。三、兩個(gè)中規(guī)模集成芯片連接都一起的分析或者是兩個(gè)中規(guī)模集成芯片與簡(jiǎn)單門電路組成的邏輯電路功能的分析：例題3-2：已知由四選一數(shù)據(jù)選擇器構(gòu)成的邏輯電路如圖2 所示，寫(xiě)出輸出函數(shù)表達(dá)式，說(shuō)明電路邏輯功能。解：由圖2 給定的邏輯電路，可以寫(xiě)出和由表達(dá)式可以判斷該電路實(shí)現(xiàn)的全加

21、器功能。例題：3- 3、試寫(xiě)出圖3所示電路輸出F的表達(dá)式。74148 為優(yōu)先編碼器。其功能見(jiàn)表3所示。解：圖 3中電路的74148的I0I7雖然都接地，但 74148 是優(yōu)先編碼器，只對(duì)I7編碼，所以8選1數(shù)據(jù)選擇器74151的A2A1A0等于74148的A2A1A0 等于 000，使 F=D0=A。例題：3-4、試分析圖4所示電路的邏輯功能。解：題示電路中74138的A2=0，使74138 變成2線-4線譯碼器。AB=00時(shí)，F(xiàn)0=0，F(xiàn)1=F2=F3。若此時(shí) CD=00，則 F=D0=0；而 CD00 時(shí)，F(xiàn)D0，F(xiàn)=1。故該電路的功能為 AB=CD 時(shí)，輸出 F=0，ABCD 時(shí)，F(xiàn)=1

22、。例題：3-8、試分析圖 8 所示邏輯圖的功能。解：E=0 時(shí)，八選一數(shù)據(jù)選擇器 74151、三態(tài)緩沖器 G、3 線-8 線譯碼器 74138 均處于“工作狀態(tài)”。當(dāng) A2A1A0=000 時(shí)，74151 選擇 D0作為輸入數(shù)據(jù)通道。74138 選擇0作為輸出通道。此時(shí)，S2=F=D0。若 D0=0，即 74138 的S2=0，74138 譯碼，F(xiàn)0=0，與 D0狀態(tài)相同。若 D0=1，即 74138 的S2=1，74138 不譯碼，所有輸出全為 1，F(xiàn)0=1，也與 D0狀態(tài)相同?？梢?jiàn)，在A2A1A0=000時(shí)，F(xiàn)=D0；A2A1A0=001時(shí)，F(xiàn)=D1；A2A1A0=111 時(shí)，F(xiàn)=D7；當(dāng)

23、E =1 時(shí)，八選一數(shù)據(jù)選擇器 74151“不選擇”、 3 線-8 線譯碼器 74138“不譯碼”、三態(tài)緩沖器 G 輸出為高阻態(tài)，將輸入與輸出隔離開(kāi)，數(shù)據(jù)不能傳輸。從上述分析可見(jiàn)，74138 在電路中起數(shù)據(jù)分配器的作用。74151 和 74138 一起構(gòu)成了八路數(shù)據(jù)分時(shí)傳輸系統(tǒng)。習(xí)題：3-8、由輸出低電平有效的3線-8線譯碼器和八選一數(shù)據(jù)選擇器構(gòu)成的電路如圖3-28所示，試問(wèn)：（1）當(dāng)X2X1X0 =Z2ZlZ0時(shí)，輸出F=?（2）當(dāng)X2X1X0Z2ZlZ0時(shí)，輸出F=? 解：因?yàn)檩敵龅碗娖接行У?3 線-8 線譯碼器。當(dāng)X2X1X0=000 時(shí)，F(xiàn)0=0。若此時(shí)Z2ZlZ0=000，則輸出F

24、=D0= F0=0。如果Z2ZlZ0000，則 F 等于F1F7中的某一個(gè)，使F=1。同理可以推出X2X1X0= Z2ZlZ0，F(xiàn)=0；X2X1X0Z2ZlZ0，F(xiàn)=1。四、給出了F的表達(dá)式分f(ABC)或者最小項(xiàng)的形式或者真值表，讓大家用中規(guī)模集成芯片74LS138，74LS151，74LS153或者是單一的與非門來(lái)實(shí)現(xiàn)F的邏輯功能。（1）給出了F的表達(dá)式F=f（ABC）或者m（ijk）的形式，讓大家用74LS138以及與非門（輸出是低電平有效的情況）或者與門（輸出是高電平有效的情況）來(lái)實(shí)現(xiàn)邏輯函數(shù)的功能。由于無(wú)論低電平有效還是高電平有效都有mi=Fi，所以之間用Fijk來(lái)連接與非門（或者與

25、門）輸出即為Y。（2）給出了F的表達(dá)式F=f（ABC）或者m（ijk）的形式，讓大家用74LS151（八選一的數(shù)據(jù)選擇器）以及74LS153（雙四選一的數(shù)據(jù)選擇器）來(lái)實(shí)現(xiàn)邏輯函數(shù)的功能。根據(jù)輸入變量的多少，四選一可實(shí)現(xiàn)三個(gè)變量及以下的邏輯函數(shù)，F(xiàn)=f(ABC)習(xí)慣是我們把AB接到地址端A1A0上，C的原變量和反變量根據(jù)F=f的形式來(lái)決定接到D3-D0上實(shí)現(xiàn)函數(shù)。若是兩個(gè)輸入變量AB的函數(shù)，我們把AB接到地址端A1A0上，D3-D0根據(jù)F=f的形式來(lái)決定接“1”還是“0”。八選一的數(shù)據(jù)選擇器可以實(shí)現(xiàn)四個(gè)變量及以下邏輯函數(shù)，F(xiàn)=f(ABCD)習(xí)慣是我們把ABC接到地址端A2A1A0上，D的原變量和

26、反變量根據(jù)F=f的形式來(lái)決定接到D7-D0上實(shí)現(xiàn)函數(shù)。若是三個(gè)輸入變量ABC的函數(shù)，我們把ABC接到地址端A2A1A0上，D7-D0根據(jù)F=f的形式來(lái)決定接“1”還是“0”。 若是兩個(gè)輸入變量AB的函數(shù)，我們把AB接到地址端A1A0上，A2端恒為0，接地，D7-D0根據(jù)F=f的形式來(lái)決定接“1”還是“0”。我們知道無(wú)論是74LS138，74LS151,74LS153都可以實(shí)現(xiàn)邏輯函數(shù)的表達(dá)式，只不過(guò)大家的接線不同，當(dāng)然以上芯片所實(shí)現(xiàn)的邏輯函數(shù)都可以用與非門來(lái)實(shí)現(xiàn)（在不計(jì)個(gè)數(shù)的前提下），所有的函數(shù)都可以列出輸入和輸出的真值表，進(jìn)行卡諾圖化簡(jiǎn)，寫(xiě)出表達(dá)式，轉(zhuǎn)換成與非的表達(dá)式，用與非門畫(huà)出邏輯圖。例

27、題3-11；例題3-13；習(xí)題3-16；習(xí)題3-17；習(xí)題3-18；例題：3- 11、試用 74138 和邏輯門實(shí)現(xiàn)下表所示邏輯函數(shù)。解：（1）用 74138 和與非門實(shí)現(xiàn)：由真值表可直接寫(xiě)出邏輯函數(shù) F 的表達(dá)式如下：將 F 變換得令 A2=A，A1=B，A0=C，得由上式畫(huà)出邏輯圖如圖 方案(1)所示。（2）用 74138 和與門實(shí)現(xiàn)：由真值表可直接寫(xiě)出邏輯函數(shù) F 的表達(dá)式如下：經(jīng)變換得令 A2=A，A1=B，A0=C，得等式兩邊取反得由此畫(huà)出的邏輯圖如圖 所示。 方案（2）的邏輯圖例 13： 試用 3 線-8 線譯碼器實(shí)現(xiàn)一組多輸出邏輯函數(shù)：解：將 F1F4化為最小項(xiàng)之和形式：令 A2

28、=A，A1=B，A0=C，則譯碼器中的 m0m7即為 Fi中的 m0m7，把 m0m7變成只要在譯碼器之外附加四個(gè)與非門，就得到 F1F4的邏輯電路，電路連接如圖所示。五、競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象：（1）問(wèn)大家是否會(huì)出現(xiàn)競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象，列出表達(dá)式，確定其中一個(gè)變量，例如A，拼命的使F會(huì)出現(xiàn)等于A+A非的情況，其他的變量可以任意的取值0或1。只要出現(xiàn)有A+A非的情況就會(huì)有競(jìng)爭(zhēng)與冒險(xiǎn)。（2）消除：我們要人為的加入冗余項(xiàng)。習(xí)題3-24；習(xí)題3-25。第二章：求上拉電阻的范圍值習(xí)題：2-12、 在圖 2-26 電路中，G1、G2是兩個(gè)集電極開(kāi)路與非門，每個(gè)門在輸出低電平時(shí)允許灌入的最大電流為 IOLmax=16

29、mA，輸入高電平電流 IOH250A。G3G6是四個(gè) TTL 與非門，它們的輸入低電平電流 IIL=1.6mA，輸入高電平電流 IIHIBS，保證三極管處于飽和。CMOS 輸出 VO=VOL=0.05V 時(shí)，三極管截止，TTL 輸入電壓VI=VIH=VCC-4IIHRC=5-40.022=4.84VIHmin。只要 CMOS 輸出 VOH時(shí)，可以提高 0.18mA電流，參數(shù)選擇就是合理的。例題2-9：用4個(gè)74系列OC 與非門的輸出端并聯(lián)，驅(qū)動(dòng)4個(gè)74系列與非門的6個(gè)輸入端。已知OC門高電平輸出時(shí)的漏電流IOH=250A，IOLmax=16mA；VOLmax=0.4V，VOHmin=2.4V。

30、與非門的參數(shù)IIH=40A，IIL=1mA。試計(jì)算上拉電阻RP 的取值范圍。解：由上拉電阻計(jì)算公式可求得因此0.38 k Rp 2.1 k，取其中間標(biāo)稱值即可。例題2-10：如圖所示TTL電路驅(qū)動(dòng)CMOS電路的實(shí)例，試計(jì)算上拉電阻RL的取值范圍。TTL與非門在VOL0.3V時(shí)，IOLmax=8mA；輸出端T5管截止時(shí)IOH=50A，CMOS或非門的高電平輸入電流最大值和低電平輸入電流最大值均為1A，要求加到CMOS 或非門輸入端的電壓滿足VIH4V，VIL0.3V，VDD=5V。解：根據(jù)VIH4V 的要求及已知的TTL 門電路輸出高電平時(shí)的漏電流和CMOS 電路的高電平輸入電流，即可求得RL的

31、最大允許值：根據(jù)VIL0.3V的要求及TTL 門電路低電平時(shí)輸出電流最大值和CMOS電路的低電平輸出電流，即可求得RL的最小允許值例12：已知圖所示TTL門電路中，OC門輸出管截止時(shí)，漏電流IOH100A，輸出管導(dǎo)通時(shí)允許通過(guò)的最大負(fù)載電流為ILM15mA，輸出F 的高低電平分別為VOH3V，VOL0.4V。G1G5 的輸入特性如圖(b)所示。（1）F 的邏輯功能是什么？（2）求R 的取值范圍，并寫(xiě)出表達(dá)式。解（1）F的邏輯功能為（2）與非門無(wú)論有幾個(gè)輸入端并聯(lián)在一起，總的低電平輸入電流都等于一個(gè)輸入端接低電平的時(shí)的電流IIL。當(dāng)輸入高電平時(shí)，總輸入電流等于各個(gè)輸入端電流之和，因?yàn)門1 管此時(shí)

32、處于倒置工作狀態(tài)，多發(fā)射結(jié)反偏。因此當(dāng)OC 門輸出高電平時(shí)，當(dāng)OC門輸出低電平因此R的取值范圍為0.5752.85 k之間。二、根據(jù)給出的邏輯圖寫(xiě)出F的表達(dá)式，一般從輸入分析到輸出，喜歡出三態(tài)與非門，傳輸門電路。習(xí)題：2-13、 圖2-43中的(a)、(b)、(c) 三個(gè)邏輯電路的功能是否一樣，并分別寫(xiě)出F1、F2、F3的邏輯表達(dá)式習(xí)題：2-14、寫(xiě)出圖2-44中的各邏輯電路的輸出F1、F2的邏輯表達(dá)式。G1G2習(xí)題：2-14、寫(xiě)出圖2-44中的各邏輯電路的輸出F1、F2的邏輯表達(dá)式。習(xí)題：2-21、 圖2-53中所示門電路均為CMOS電路，寫(xiě)出各電路輸出的表達(dá)式。a、b兩圖常用于擴(kuò)展輸入端。

33、能否用于擴(kuò)展TTL電路？為什么？不能用于擴(kuò)展TTL電路。在a圖中，當(dāng)C、D、E中有低電平輸入時(shí)，分立元件與門輸入到TTL電路的電平已大于其VILmax，在邏輯上可能相當(dāng)于1，這樣分立元件與門已實(shí)現(xiàn)不了“與”功能了。不能用于擴(kuò)展TTL電路。在b圖中，當(dāng)C、D、E均為低電平時(shí)，三個(gè)二極管均截止，100k電阻會(huì)使TTL或非門輸入相當(dāng)于邏輯1，因而，分立元件或非門實(shí)現(xiàn)不了“或”運(yùn)算。c、d兩圖也常用于擴(kuò)展輸入端。能否用于擴(kuò)展TTL電路？為什么？可以用于擴(kuò)展TTL電路。只要滿足F后接負(fù)載電路對(duì)c圖輸出高電平VO比TTL電路輸出高電平低一個(gè)二極管導(dǎo)通壓降，即VO=VOH-VD；d圖輸出低電平VO比TTL電

34、路輸出低電平高一個(gè)二極管導(dǎo)通壓降，即VO=VOL+VD；如果F的負(fù)載仍然是TTL電路。則不可以。因?yàn)樵赾圖中輸出高電平可能低于VIHmin；而在d圖中輸出低電平可能高于VILmax。習(xí)題：2-16、 寫(xiě)出圖 2-30 中的各個(gè)邏輯電路的輸出 F1、F2、F3的邏輯表達(dá)式或真值表。三、波形題：根據(jù)輸入的波形以及函數(shù)表達(dá)式，畫(huà)出輸出的波形。如果大家不想加入延遲，請(qǐng)注明理想器件；呼吁加入響應(yīng)的延遲。習(xí)題：2-11、已知兩個(gè)相同的TTL非門連接如圖2-24 (a)所示，非門的傳輸特性曲線如圖(b)所示，其輸入電壓波形如圖(c)所示，試畫(huà)出 vo1和 vo2的波形圖，從畫(huà)出的波形圖你能得出什么結(jié)論？解：已知所求電路、電壓傳輸特性、和輸入電壓波形如圖 2-24 所示。非門的輸出電壓 vO必須遵循電壓傳輸特性隨輸入電壓 vI變化。vI1V 時(shí) vO=3V，vI2V 時(shí)，vO=0.3V，1VvI2V 期間 vO隨 vI線性減少。據(jù)此，畫(huà)出 vI1