三組合邏輯電路的設(shè)計(jì)

1、實(shí)驗(yàn)三 組合邏輯電路的設(shè)計(jì)(一)一、實(shí)驗(yàn)?zāi)康恼莆沼肧SI器件設(shè)計(jì)組合邏輯電路的方法；熟悉各種常用MSI組合邏輯電路的功能與使用方法；掌握多片MSI組合邏輯電路的級聯(lián)、功能擴(kuò)展；學(xué)會使用MSI邏輯器件設(shè)計(jì)組合電路；培養(yǎng)查找和排除數(shù)字電路常見故障的初步能力。二、實(shí)驗(yàn)器件 74LS00四二輸入與非門74LS20雙四輸入與非門 74LS138 三線一八線譯碼器74LS139雙二線一四線譯碼器三、實(shí)驗(yàn)原理組合邏輯電路是最常見的邏輯電路，其特點(diǎn)是在任何時(shí)刻電路的輸出信號僅取決于該時(shí) 刻的輸入信號，而與信號作用前電路原來所處的狀態(tài)無關(guān)。組合邏輯電路的設(shè)計(jì)，就是如何 根據(jù)邏輯功能的要求及器件資源情況，設(shè)計(jì)出實(shí)

2、現(xiàn)該功能的最佳電路。在采用小規(guī)模器件(SSI)進(jìn)行設(shè)計(jì)時(shí)，通常將函數(shù)化簡成最簡與一或表達(dá)式，使其包 含的乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)所包含的因子數(shù)也最少。最后根據(jù)所采用的器件的類型進(jìn)行 適當(dāng)?shù)暮瘮?shù)表達(dá)式變換，如變換成與非一與非表達(dá)式、或非一或非表達(dá)式、與或非表達(dá)式及 異或表達(dá)式等。在數(shù)字系統(tǒng)中，常用的中規(guī)模集成器件(MSI)產(chǎn)品有編碼器、譯碼器、全加器、數(shù)據(jù)選 擇/分配器、數(shù)值比較器等。用這些功能器件實(shí)現(xiàn)組合邏輯函數(shù)，基本采用邏輯函數(shù)對比方 法。因?yàn)槊恳环N中規(guī)模集成器件都具有某種確定的邏輯功能，都可以寫出其輸出和輸入關(guān)系 的邏輯函數(shù)表達(dá)式。在進(jìn)行設(shè)計(jì)時(shí)，可以將要實(shí)現(xiàn)的邏輯函數(shù)表達(dá)式進(jìn)行變換，盡可能

3、變換 成與某些中規(guī)模集成器件的邏輯函數(shù)表達(dá)式類似的形式。下來我們介紹一下使用中小規(guī)模器件設(shè)計(jì)組合邏輯電路的一般方法。四、組合電路設(shè)計(jì)原則及其步驟組合電路的設(shè)計(jì)是由給定的的邏輯功能要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的邏輯電路，設(shè)計(jì)過程 大致按下列步驟進(jìn)行：分析設(shè)計(jì)要求，把用文字描述的形式的設(shè)計(jì)要求抽象成輸入、輸出變量的邏輯關(guān)系；根據(jù)分析出的邏輯關(guān)系，通過真值表或其他方式列出邏輯函數(shù)表達(dá)式；根據(jù)題目提供給你的芯片，將邏輯函數(shù)化簡到所需要的函數(shù)式；畫出邏輯電路圖或電路原理圖；對于MSI組合邏輯電路的設(shè)計(jì)是以所用MSI個(gè)數(shù)最少、品種最少，同時(shí)MSI間的連線 也最少作為最基本的原則。下面使用中小規(guī)模器件我們各舉一個(gè)

4、例子：例：用與非門設(shè)計(jì)三位多數(shù)表決器。步驟：(1)根據(jù)真值表寫出邏輯表達(dá)式：F = AB + BC + AC = AB BC AC(2)畫出邏輯圖，如圖31所示BCF圖3 - 1BCF圖3 - 1例：用三變量譯碼器74LS138設(shè)計(jì)一位全加器步驟：(1)根據(jù)真值表寫出全加器邏輯表達(dá)式全加和S= AB Co + A B C 0 +A B C +AB Co進(jìn)位C= A B C0+A B C0+AB C0 +AB C0C0 1 BC0 1 B2A3AY0BY1CY2Y3Y4G1Y5G2AY6G2BY774LS1381A(2)將S、C改寫為S = m 1+ m2 + m4 + m7 = m1 . m2

5、 . m4 . m7=y 1 - y 2 - y 4 - y 7c = m+m+m+mm- m- m- mn356/356/=y 3 - y 5 - y 6 - y 7(3)畫出邏輯圖，如圖32所示圖32用74LS138設(shè)計(jì)全加器若選用雙2線/4線譯碼器74LS139，因該譯碼器只有兩個(gè)地址輸入端，只能對應(yīng)兩個(gè)輸 入變量，利用使能端可將其擴(kuò)展為3線/8線譯碼器。對于任意一個(gè)三變量的函數(shù)表達(dá)式總可 以寫成它的分解式。F (A2A1A0)= A2F1 (A1A0) +A2F1 (A1A0)式中，F(xiàn)1(A1A0)用2線/4線譯碼器實(shí)現(xiàn)，則上式可用兩個(gè)同樣的譯碼器來連接，如 圖33所示。當(dāng)A2=0時(shí)，譯碼器(A)工作，輸出m3m0，當(dāng)A2=1時(shí)，譯碼器(B) 工作，輸出m7m4。圖33 用雙2線/4線譯碼器實(shí)現(xiàn)全加器五、實(shí)驗(yàn)內(nèi)容用與非門設(shè)計(jì)一個(gè)三變量不一致電路。用74LS138實(shí)現(xiàn)一位全減