計算機(jī)組成原理課后答案第二版唐朔飛市公開課金獎市賽課一等獎?wù)n件

1、存 儲 器第 四 章第1頁 3. 存放器層次結(jié)構(gòu)主要表達(dá)在什么地方？為何要分這些層次？計算機(jī)怎樣管理這些層次？ 答：存放器層次結(jié)構(gòu)主要表達(dá)在Cache主存和主存輔存這兩個存放層次上。 Cache主存層次在存放系統(tǒng)中主要對CPU訪存起加速作用，即從整體運行效果分析，CPU訪存速度加緊，靠近于Cache速度，而尋址空間和位價卻靠近于主存。 主存輔存層次在存放系統(tǒng)中主要起擴(kuò)容作用，即從程序員角度看，他所使用存放器其容量和位價靠近于輔存，而速度靠近于主存。第2頁 綜合上述兩個存放層次作用，從整個存放系統(tǒng)來看，就到達(dá)了速度快、容量大、位價低優(yōu)化效果。 主存與CACHE之間信息調(diào)度功效全部由硬件自動完成。

2、而主存輔存層次調(diào)度當(dāng)前廣泛采取虛擬存放技術(shù)實現(xiàn)，即將主存與輔存一部份經(jīng)過軟硬結(jié)合技術(shù)組成虛擬存放器，程序員可使用這個比主存實際空間（物理地址空間）大得多虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間轉(zhuǎn)換。所以，這兩個層次上調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明。第3頁 4. 說明存取周期和存取時間區(qū)分。 解：存取周期和存取時間主要區(qū)分是：存取時間僅為完成一次操作時間，而存取周期不但包含操作時間，還包含操作后線路恢復(fù)時間。即： 存取周期 = 存取時間 + 恢復(fù)時間 5. 什么是存放器帶寬？若存放器數(shù)據(jù)總線寬度為32位，存取周期為200ns，則

3、存放器帶寬是多少？ 解：存放器帶寬指單位時間內(nèi)從存放器進(jìn)出信息最大數(shù)量。 存放器帶寬 = 1/200ns 32位= 160M位/秒 = 20MB/S = 5M字/秒 注意字長（32位）不是16位。 （注：本題兆單位來自時間=106）第4頁 6. 某機(jī)字長為32位，其存放容量是64KB，按字編址其尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址分配情況。 解：存放容量是64KB時，按字節(jié)編址尋址范圍就是64KB，則： 按字尋址范圍 = 64K8 / 32=16K字 按字節(jié)編址時主存地址分配圖以下：0123654655346553276553565533字地址 HB 字節(jié)地址LB048

4、6552865532第5頁討論： 1、 在按字節(jié)編址前提下，按字尋址時，地址仍為16位，即地址編碼范圍仍為064K-1，但字空間為16K字，字地址不連續(xù)。 2、 字尋址單位為字，不是B（字節(jié)）。 3、 畫存放空間分配圖時要畫出上限。第6頁 7. 一個容量為16K32位存放器，其地址線和數(shù)據(jù)線總和是多少？當(dāng)選取以下不一樣規(guī)格存放芯片時，各需要多少片？ 1K4位，2K8位，4K4位，16K1位，4K8位，8K8位 解：地址線和數(shù)據(jù)線總和 = 14 + 32 = 46根； 各需要片數(shù)為： 1K4：16K32 /1K4 = 168 = 128片 2K8：16K32 /2K 8 = 8 4 = 32片

5、4K4：16K32 /4K 4 = 4 8 = 32片 16K1：16K 32 / 16K 1 = 32片 4K8：16K32 /4K8 = 4 4 = 16片 8K8：16K32 / 8K 8 = 2X4 = 8片 第7頁討論： 地址線根數(shù)與容量為2冪關(guān)系，在此為214，14根； 數(shù)據(jù)線根數(shù)與字長位數(shù)相等，在此為32根。（注：不是2冪關(guān)系。 ） ：32=25，5根第8頁8. 試比較靜態(tài)RAM和動態(tài)RAM。答：靜態(tài)RAM和動態(tài)RAM比較見下表：特征SRAMDRAM存放信息觸發(fā)器電容破壞性讀出非是需要刷新不要需要送行列地址同時送分兩次送運行速度快慢集成度低高發(fā)燒量大小存放成本高低功耗高低可靠性高

6、低可用性使用方便不方便適用場所高速小容量存放器大容量主存第9頁 9. 什么叫刷新？為何要刷新？說明刷新有幾個方法。 解：刷新對DRAM定時進(jìn)行全部重寫過程； 刷新原因因電容泄漏而引發(fā)DRAM所存信息衰減需要及時補(bǔ)充，所以安排了定時刷新操作； 慣用刷新方法有三種集中式、分散式、異步式。 集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新； 分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間； 異步式：是集中式和分散式折衷。第10頁討論：1）刷新與再生比較： 共同點： 動作機(jī)制一樣。都是利用DRAM存放元破壞性讀操作時重寫過程實現(xiàn)； 操作性質(zhì)一樣。都是屬于重寫操作。第11頁區(qū)分：

7、 處理問題不一樣。再生主要處理DRAM存放元破壞性讀出時信息重寫問題；刷新主要處理長時間不訪存時信息衰減問題。 操作時間不一樣。再生緊跟在讀操作之后，時間上是隨機(jī)進(jìn)行；刷新以最大間隔時間為周期定時重復(fù)進(jìn)行。 動作單位不一樣。再生以存放單元為單位，每次僅重寫剛被讀出一個字全部位；刷新以行為單位，每次重寫整個存放器全部芯片內(nèi)部存放矩陣同一行。第12頁 芯片內(nèi)部I/O操作不一樣。讀出再生時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時因為CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)分，為防止兩種操作混同，分別叫做再生和刷新。 2）CPU訪存周期與存取周期區(qū)分： CPU訪

8、存周期是從CPU一邊看到存放器工作周期，他不一定是真正存放器工作周期；存取周期是存放器速度指標(biāo)之一，它反應(yīng)了存放器真正工作周期時間。第13頁 3）分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來組成CPU訪存周期。 4）刷新定時方式有3種而不是2種，一定不要忘了最主要、性能最好異步刷新方式。第14頁 10. 半導(dǎo)體存放器芯片譯碼驅(qū)動方式有幾個？ 解：半導(dǎo)體存放器芯片譯碼驅(qū)動方式有兩種：線選法和重正當(dāng)。 線選法：地址譯碼信號只選中同一個字全部位，結(jié)構(gòu)簡單，費器材； 重正當(dāng)：地址分行、列兩部分譯碼，行、列譯碼線交叉點即為所選單元。這種方法

9、經(jīng)過行、列譯碼信號重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)約器材用量，是最慣用譯碼驅(qū)動方式。第15頁 11. 一個8K8位動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256256形式，存取周期為0.1s。試問采取集中刷新、分散刷新及異步刷新三種方式刷新間隔各為多少？ 注：該題題意不太明確。實際上，只有異步刷新需要計算刷新間隔。 解：設(shè)DRAM刷新最大間隔時間為2ms，則 異步刷新刷新間隔 =2ms/256行 =0.0078125ms =7.8125s 即：每7.8125s刷新一行。 集中刷新時， 刷新最晚開啟時間 =2ms-0.1s256行 =2ms-25.6s=1974.4s第16頁 集中刷新開啟后， 刷新間

10、隔 = 0.1s 即：每0.1s刷新一行。 集中刷新死時間 =0.1s256行 =25.6s 分散刷新刷新間隔 =0.1s2 =0.2s 即：每0.2s刷新一行。 分散刷新一遍時間 =0.1s2256行 =51.2s 則 分散刷新時， 2ms內(nèi)可重復(fù)刷新遍數(shù) =2ms/ 51.2s 39遍第17頁 12. 畫出用10244位存放芯片組成一個容量為64K8位存放器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存放芯片？（注：將存放器分成若干個容量相等區(qū)域，每一個區(qū)域可看做一個頁面。） 解：設(shè)采取SRAM芯片， 總片數(shù) = 64K 8位 / 1024 4位 = 64 2 =

11、128片 題意分析：本題設(shè)計存放器結(jié)構(gòu)上分為總體、頁面、組三級，所以畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級容量： 頁面容量 = 總?cè)萘?/ 頁面數(shù) = 64K 8位 / 4 = 16K 8位；第18頁 組容量 = 頁面容量 / 組數(shù) = 16K 8位 / 16 = 1K 8位； 組內(nèi)片數(shù) = 組容量 / 片容量 = 1K8位 / 1K4位 = 2片；地址分配：頁面號 組號 組內(nèi)地址2 4 10 組邏輯圖以下：（位擴(kuò)展）1K4SRAM1K4SRAMA90 WE CSiD7D6D5D4 D3D2D1D01K8第19頁 頁面邏輯框圖：（字?jǐn)U展）1K8（組0）1K 8（組1）1K8（組2）1K8（組15）

12、組譯碼器4:16A90 D70A10A11A12A1316K8G第20頁 存放器邏輯框圖：（字?jǐn)U展）16K8（頁面0）16K8（頁面1）16K8（頁面2）16K8（頁面3）頁面譯碼器2:4A14A15 A130 D70第21頁 13. 設(shè)有一個64K8位RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存放基元）？欲設(shè)計一個含有上述一樣多存放基元芯片，要求對芯片字長選擇應(yīng)滿足地址線和數(shù)據(jù)線總和為最小，試確定這種芯片地址線和數(shù)據(jù)線，并說明有幾個解答。 解： 存放基元總數(shù) = 64K 8位 = 512K位 = 219位； 思緒：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡可能把存放元安排在字向，因為地址位

13、數(shù)和字?jǐn)?shù)成2冪關(guān)系，可很好地壓縮線數(shù)。第22頁 設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2a b = 219；b = 219-a；若a = 19，b = 1，總和 = 19+1 = 20； a = 18，b = 2，總和 = 18+2 = 20； a = 17，b = 4，總和 = 17+4 = 21； a = 16，b = 8，總和 = 16+8 = 24； 由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2冪改變。 結(jié)論：假如滿足地址線和數(shù)據(jù)線總和為最小，這種芯片引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。第23

14、頁 14. 某8位微型機(jī)地址碼為18位，若使用4K4位RAM芯片組成模塊板結(jié)構(gòu)存放器，試問： （1）該機(jī)所允許最大主存空間是多少？ （2）若每個模塊板為32K8位，共需幾個模塊板？ （3）每個模塊板內(nèi)共有幾片RAM芯片？ （4）共有多少片RAM？ （5）CPU怎樣選擇各模塊板？第24頁 解：（1）218 = 256K，則該機(jī)所允許最大主存空間是256K8位（或256KB）； （2）模塊板總數(shù) = 256K8/32K8 = 8塊 ；（3）板內(nèi)片數(shù) = 32K8位/4K4位 = 8 2 = 16片；（4）總片數(shù) = 16片 8 = 128片；（5）CPU經(jīng)過最高3位地址譯碼選板，次高3位地址譯碼選

15、片。地址格式分配以下：板地址 片地址 片內(nèi)地址3 3 1217 15 14 12 11 0第25頁 15. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ（低電平有效）作訪存控制信號，R/W作讀/寫命令信號（高電平為讀，低電平為寫）。現(xiàn)有這些存放芯片： ROM（2K8位，4K4位，8K8位）， RAM（1K4位，2K8位，4K8位），及74138譯碼器和其它門電路（門電路自定）。 試從上述規(guī)格中選取適當(dāng)芯片，畫出CPU和存放芯片連接圖。要求以下： （1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)； （2）指出選取存放芯片類型及數(shù)量； （3）詳細(xì)畫出片選邏輯。第26頁

16、解： （1）地址空間分配圖以下：4K（ROM）4K（SRAM）4K（SRAM）4K（SRAM） 04095 40968191 8192122871228816383 65535Y0Y1Y2Y3A15=1A15=0第27頁 （2）選片：ROM：4K 4位：2片； RAM：4K 8位：3片； （3）CPU和存放器連接邏輯圖及片選邏輯：4K4ROM74138（3：8）4K4ROM4K8RAM4K8RAM4K8RAMG1+5VMREQA15A14A13A12CPUA110R/WD30D74G2A G2BCS0 CS1 CS2 CS3CBA Y0 Y1 Y2 Y3第28頁討論： 1）選片：當(dāng)采取字?jǐn)U展和

17、位擴(kuò)展所用芯片一樣多時，選位擴(kuò)展。 理由：字?jǐn)U展需設(shè)計片選譯碼，較麻煩，而位擴(kuò)展只需將數(shù)據(jù)線按位引出即可。 本題如選取2K8 ROM，則RAM也應(yīng)選2K8。不然片選要采取二級譯碼，實現(xiàn)較麻煩。 當(dāng)需要RAM、ROM等各種芯片混用時，應(yīng)盡可能選容量等外特征較為一致芯片，方便于簡化連線。 2）應(yīng)盡可能防止使用二級譯碼，以使設(shè)計簡練。但要注意在需要二級譯碼時假如不使用，會使選片產(chǎn)生二意性。第29頁 3）片選譯碼器各輸出所選存放區(qū)域是一樣大，所以所選芯片字容量應(yīng)一致，如不一致時就要考慮二級譯碼。 4）其它常見錯誤： EPROMPD端接地；（PD為功率下降控制端，當(dāng)輸入為高時，進(jìn)入功率下降狀態(tài)。所以PD

18、端合理接法是與片選端CS并聯(lián)。） ROM連讀/寫控制線WE；（ROM無讀/寫控制端） 注：該題缺乏“系統(tǒng)程序工作區(qū)”條件。第30頁 16. CPU假設(shè)同上題，現(xiàn)有8片8K8位RAM芯片與CPU相連。 （1）用74138譯碼器畫出CPU與存放芯片連接圖； （2）寫出每片RAM地址范圍； （3）假如運行時發(fā)覺不論往哪片RAM寫入數(shù)據(jù)，以A000H為起始地址存放芯片都有與其相同數(shù)據(jù)，分析故障原因。 （4）依據(jù)（1）連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？第31頁 解： （1）CPU與存放器芯片連接邏輯圖：CPU8K8SRAM74138（3：8）R/WD70A1208

19、K8SRAM8K8SRAM8K8SRAMG2AG2BABC MREQA13A14A15CS0 CS1 CS2 CS7+5VG1第32頁 （2）地址空間分配圖：8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAMY0Y1Y2Y3Y4Y5Y6Y708191819216383163842457524576327673276840959409604915149152573435734465535第33頁 （3）假如運行時發(fā)覺不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址存放芯片都有與其相同數(shù)據(jù)，則根本故障原因為：該存放芯片片選輸入端很可能

20、總是處于低電平?？赡芮闆r有：1）該片-CS端與-WE端錯連或短路；2）該片-CS端與CPU-MREQ端錯連或短路；3）該片-CS端與地線錯連或短路； 在此，假設(shè)芯片與譯碼器本身都是好。第34頁 （4）假如地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”情況。此時存放器只能尋址A13=1地址空間，A13=0另二分之一地址空間將永遠(yuǎn)訪問不到。若對A13=0地址空間進(jìn)行訪問，只能錯誤地訪問到A13=1對應(yīng)空間中去。第35頁 22. 某機(jī)字長為16位，常規(guī)存放空間為64K字，若想不改用其它高速存放芯片，而使訪存速度提升到8倍，可采取什么辦法？畫圖說明。 解：若想不改用高速存放芯片，

21、而使訪存速度提升到8倍，可采取多體交叉存取技術(shù)，圖示以下：08M08K19M18K210M28K311M38K412M48K513M58K614M68K715M78K存放管理存放總線第36頁8體交叉訪問時序：開啟M0：開啟M1：開啟M2：開啟M3：開啟M4：開啟M5：開啟M6：開啟M7：t單體存取周期由圖可知：每隔1/8個存取周期就可在存放總線上取得一個數(shù)據(jù)。第37頁 23.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用M/IO作為訪問存放器或I/O控制信號（高電平為訪存，低電平為訪I/O)，WR（低電平有效）為寫命令，RD（低電平有效）為讀命令。設(shè)計一個容量為64KB采取低位交叉編址8體并行結(jié)構(gòu)

22、存放器?，F(xiàn)有右圖所表示存放芯片及138譯碼器。 畫出CPU和存放芯片（芯片容量自定）連接圖，并寫出圖中每個存放芯片地址范圍（用十六進(jìn)制數(shù)表示）。RAMAiA0OEDnD0WECEOE 允許讀WE 允許寫CE 片選第38頁解：芯片容量=64KB/8=8KB 每個芯片（體）地址范圍以8為模低位交叉分布以下：8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAM8K8 RAMY0Y1Y2Y3Y4Y5Y6Y70000H，0008H，F(xiàn)FF8H0001H，0009H，F(xiàn)FF9H0002H，000AH，F(xiàn)FFAH0003H，000BH，F(xiàn)FFBH0004H，00

23、0CH，F(xiàn)FFCH0005H，000DH，F(xiàn)FFDH0006H，000EH，F(xiàn)FFEH0007H，000FH，F(xiàn)FFFH地址空間分配圖： 地址范圍：第39頁方案1：8體交叉編址CPU和存放芯片連接圖：CPU8KBSRAM0體74138（3：8）-WR-RDD70A1538KBSRAM1體8KBSRAM2體8KBSRAM7體-G2A -G2BABCM/-IOA0A1A2-Y0 -Y1 -Y2 -Y7G1-WE-WE-WE-WE-OE-OE-OE-OE-CE-CE-CE-CE 注：此設(shè)計方案只能實現(xiàn)八體之間低位交叉尋址，但不能實現(xiàn)八體并行操作。第40頁方案2：8體交叉并行存取系統(tǒng)體內(nèi)邏輯以下：8K

24、BSRAM-WE-OE輸入地址緩沖輸入數(shù)據(jù)緩沖-CEA120D70輸出數(shù)據(jù)緩沖片選信號擴(kuò)展A153D70讀命令擴(kuò)展寫命令擴(kuò)展-Yi-RD-WRi體M/-IO 因為存放器單體存取周期為T，而CPU總線訪存周期為（1/8）T，故體內(nèi)邏輯要支持單體獨立工作速率。所以在SRAM芯片外圍加了地址、數(shù)據(jù)輸入/輸出緩沖裝置，以及控制信號擴(kuò)展裝置。第41頁 CPU和各體連接圖：因為存放器單體工作速率和總線速率不一致，所以各體之間存在總線分配問題，存放器不能簡單地和CPU直接相連，要在存放管理部件控制下連接。CPU8KB0體 74138（3：8）-WR-RDD70A1538KB1體8KB2體8KB7體-G2A

25、-G2BABCM/-IOA0A1A2-Y0 -Y1 -Y2 -Y7G1-WE-WE-WE-WE-OE-OE-OE-OE-Y0-Y1-Y2-Y7存儲管理A120A120A120A120 第42頁 24. 一個4體低位交叉存放器，假設(shè)存取周期為T，CPU每隔1/4存取周期開啟一個存放體，試問依次訪問64個字需多少個存取周期？解：本題中，只有訪問第一個字需一個存取周期，從第二個字開始，每隔1/4存取周期即可訪問一個字，所以，依次訪問64個字需： 存取周期個數(shù) =(64-1)(1/4)T+T =（63/4+1）T =15.75+1 =16.75T 與常規(guī)存放器速度相比，加緊了：（64-16.75）T

26、=47.25T 注：4體交叉存取即使從理論上講可將存取速度提升到4倍，但實現(xiàn)時因為并行存取分時開啟需要一定時間，故實際上只能提升到靠近4倍。第43頁 25. 什么是“程序訪問局部性”？存放系統(tǒng)中哪一級采取了程序訪問局部性原理？ 解：程序運行局部性原理指：在一小段時間內(nèi)，最近被訪問過程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問程序和數(shù)據(jù)往往集中在一小片存放區(qū)；在訪問次序上，指令次序執(zhí)行比轉(zhuǎn)移執(zhí)行可能性大 (大約 5:1 )。存放系統(tǒng)中Cache主存層次采取了程序訪問局部性原理。第44頁 26. 計算機(jī)中設(shè)置Cache作用是什么？能不能把Cache容量擴(kuò)大，最終取代主存，為何？ 答：計算機(jī)中設(shè)

27、置Cache主要是為了加速CPU訪存速度； 不能把Cache容量擴(kuò)大到最終取代主存，主要因為Cache和主存結(jié)構(gòu)原理以及訪問機(jī)制不一樣（主存是按地址訪問，Cache是按內(nèi)容及地址訪問）。第45頁 27. Cache制作在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？ 答：Cache做在CPU芯片內(nèi)主要有下面幾個好處： 1）可提升外部總線利用率。因為Cache在CPU芯片內(nèi)，CPU訪問Cache時無須占用外部總線； 2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存信息傳輸，增強(qiáng)了系統(tǒng)整體效率； 3）可提升存取速度。因為Cache與CPU之間數(shù)據(jù)

28、通路大大縮短,故存取速度得以提升；第46頁 將指令Cache和數(shù)據(jù)Cache分開有以下好處： 1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作完成； 2）指令Cache可用ROM實現(xiàn)，以提升指令存取可靠性； 3）數(shù)據(jù)Cache對不一樣數(shù)據(jù)類型支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點數(shù)據(jù)（如64位）。第47頁 補(bǔ)充討論： Cache結(jié)構(gòu)改進(jìn)第三個辦法是分級實現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache（L1）和主存之間再設(shè)一個片外Cache（L2），片外緩存既能夠填補(bǔ)片內(nèi)緩存容量不夠大缺點，又可在主存與片內(nèi)緩存間起到平滑速度差作用，加速片內(nèi)緩存調(diào)入調(diào)出速度（主存L2L1）。

29、第48頁設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。（1）設(shè)計Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設(shè)計主存地址格式。（3）在四路組相聯(lián)映射方式下，設(shè)計主存地址格式。（4）在全相聯(lián)映射方式下，設(shè)計主存地址格式。（5）若存放字長為32位，存放器按字節(jié)尋址，寫出上述三種映射方式下主存地址格式。第49頁 29. 假設(shè)CPU執(zhí)行某段程序時共訪問Cache命中4800次，訪問主存200次，已知Cache存取周期是30ns，主存存取周期是150ns，求Cache命中率以及Cache-主存系統(tǒng)平均訪問時間和效率，試問該系統(tǒng)性能提升了多少？第50頁 30. 一

30、個組相聯(lián)映射Cache由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和Cache地址各為幾位？畫出主存地址格式。第51頁 31. 設(shè)主存容量為1MB，采取直接映射方式Cache容量為16KB，塊長為4，每字32位。試問主存地址為ABCDEH存放單元在Cache中什么位置？第52頁 32. 設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設(shè)計一個四路組相聯(lián)映射（即Cache每組內(nèi)共有4個字塊）Cache組織。（1）畫出主存地址字段中各段位數(shù)；（2）設(shè)Cache初態(tài)為空，CPU依次從主存第0、1、289號單元讀出90個

31、字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？（3）若Cache速度是主存6倍，試問有Cache和無Cache相比，速度約提升多少倍？第53頁 答：（1）因為容量是按字節(jié)表示，則主存地址字段格式劃分以下： 8 7 2 3 2 （2）因為題意中給出字地址是連續(xù)，故（1）中地址格式最低2位不參加字讀出操作。當(dāng)主存讀0號字單元時，將主存0號字塊（07）調(diào)入Cache（0組0號塊），主存讀8號字單元時，將1號塊（815）調(diào)入Cache（1組0號塊） 主存讀89號單元時，將11號塊（8889）調(diào)入Cache（11組0號塊）。塊內(nèi)字地址組內(nèi)塊號Cache組號主存字塊標(biāo)識字節(jié)地址第54頁

32、共需調(diào)90/8 12次，就把主存中90個字調(diào)入Cache。除讀第1遍時CPU需訪問主存12次外，以后重復(fù)讀時不需再訪問主存。則在908 =720個讀操作中： 訪Cache次數(shù) =（90-12）+630 =708次 Cache命中率 =708/720 0.98 98%（3）設(shè)無Cache時訪主存需時720T（T為主存周期），加入Cache后需時： 708T/6+12T =（118+12）T =130T 則：720T/130T 5.54倍 有Cache和無Cache相比，速度提升了4.54倍左右。第55頁 35. 畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001寫電流波形圖。 解：R

33、Z：NRZ：NRZ1：PE：FM：1 0 1 1 0 0 1ttttt注意第56頁 36. 以寫入1001 0110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制寫電流波形圖。 解：寫電流波形圖以下：FM:MFM:MFM:1 0 0 1 0 1 1 0tt1 0 0 1 0 1 1 0頻率提升一倍后MFM制。t第57頁 比較： 1）FM和MFM寫電流在位周期中心處改變規(guī)則相同； 2）MFM制除連續(xù)一串“0”時兩個0周期交界處電流仍改變外，基本取消了位周期起始處電流改變； 3）FM制統(tǒng)計一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制統(tǒng)計一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，所以MFM制統(tǒng)計密度可提升一倍。上圖中示出了在MFM制時

34、位周期時間縮短一倍情況。由圖可知，當(dāng)MFM制統(tǒng)計密度提升一倍時，其寫電流頻率與FM制寫電流頻率相當(dāng)；第58頁 4）因為MFM制并不是每個位周期都有電流改變，故自同時脈沖分離需依據(jù)相鄰兩個位周期讀出信息產(chǎn)生，自同時技術(shù)比FM制復(fù)雜得多。第59頁 37. 畫出調(diào)相制統(tǒng)計01100010驅(qū)動電流、統(tǒng)計磁通、感應(yīng)電勢、同時脈沖及讀出代碼等幾個波形。 解：I：e：T：D：0 1 1 0 0 0 1 0ttttt寫入讀出第60頁注意： 1）畫波形圖時應(yīng)嚴(yán)格對準(zhǔn)各種信號時間關(guān)系。 2）讀出感應(yīng)信號不是方波而是與磁翻轉(zhuǎn)邊緣對應(yīng)尖脈沖； 3）同時脈沖出現(xiàn)時間應(yīng)能“包裹”要選讀出感應(yīng)信號，才能確保選通有效讀出數(shù)據(jù)

35、信號，并屏蔽掉無用感應(yīng)信號。PE統(tǒng)計方式同時脈沖應(yīng)安排對準(zhǔn)代碼周期中間。 4）最終讀出數(shù)據(jù)代碼應(yīng)與寫入代碼一致。第61頁 38. 磁盤組有6片磁盤，最外兩側(cè)盤面能夠統(tǒng)計，存放區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分。 （1）共有多少存放面可用？ （2）共有多少柱面？ （3）盤組總存放容量是多少？ （4）數(shù)據(jù)傳輸率是多少？第62頁 解：（1）共有：62 = 12個存放面可用；（2）有效存放區(qū)域 =（33-22）/2 = 5.5cm 柱面數(shù) = 40道/cm 5.5cm= 220道（3）內(nèi)層道周長=22cm= 69.08cm 道容量=400位/cm69.08cm = 3454B 面容量=3454B220道 = 759 880B 盤組總?cè)萘?=759，880B12面 = 9，118，560B第63頁（4）轉(zhuǎn)速 = 3600轉(zhuǎn) / 60秒 = 60轉(zhuǎn)/秒 數(shù)據(jù)傳輸率 = 3454B 60轉(zhuǎn)/秒 = 207，240 B/S 注意： 1）精度選取不一樣將引發(fā)答案不一樣，普通取兩位小數(shù)； 2）柱面數(shù)盤組總磁道數(shù)（=一個盤面上磁道數(shù)） 3）數(shù)據(jù)傳輸率與盤