CMOS石英晶振最優(yōu)起振條件分析與電路設(shè)計(jì)

1、CMOS石英晶振最優(yōu)啟振條件分析與電路設(shè)計(jì)摘 要：本文基于自動控制原理，對Pierce CMOS晶振電路的啟振條件作了詳細(xì)的分析，對 電路中影響石英晶振起振的各種寄生參數(shù)作了深入研究，結(jié)合Matlab對理論分析作了驗(yàn)證, 并以15Mhz晶振為例，設(shè)計(jì)了一個保證晶振可靠起振的最優(yōu)反相器，最后通過HSPICE模 擬進(jìn)一步驗(yàn)證了理論分析的正確性。關(guān)鍵詞：CMOS；石英晶振：啟振條件The optimum start-up conditions analysis andCircuit design of CMOS Crystal OscillatorJiang Renjie(School of Com

2、puter Science, National Umversity of Defense Technology)Abstract： This papei investigates tlie start-up conditions in Pierce CMOS ciystal oscillator base upon tlie auto-conti*ol principle The effect of oscillator start-up conditions caused by crystal cucuit parasitics has been analyzed theoretically

3、 in detail The result of theoretical analysis is verified using Matlab, and the optimum inverter vzhich can guarantee cncuit oscillate reliably has been designed for the 15hdhz crystal oscillator as an example. Finally, using Hspice simulation, the coirectness of the theoretical analysis is verified

4、 fartherKey wordsKey words： CMOS, Crystal oscillator, Start-up condition了各種參數(shù)對電路性能的影響，得到使晶振 電路起振的壞路增益的范鬧，并結(jié)合Matlab 得到一個最優(yōu)值，最后以15MHz晶振電路 設(shè)計(jì)為例，在SMC 130mnCMOS工藝卞，I 引言在現(xiàn)代電子系統(tǒng)中，Pierce CMOS晶振 電路，作為時(shí)鐘發(fā)生器，得到越來越廣泛的 應(yīng)用卩血阿叫 基于CMOS反相器的石英晶 體振蕩器是一種常用的結(jié)構(gòu)，然而，以前的 分析直接從電路結(jié)構(gòu)入手，沒有把晶振電路 作為一個控制系統(tǒng)來分析，也沒有很好的關(guān) 注晶振中寄生參數(shù)對振蕩器起

5、振的影響 P10，只是說明了反相器在某一尺寸可以起 振，并沒有說明怎樣設(shè)計(jì)一個反相器，使其 尺寸在一個范I韋I內(nèi)都能使晶振電路可靠起 振，以及怎么使其快速起振。晶振電路在固 定偏置下，即使壞路增益滿足“巴克豪森準(zhǔn) 則”，振蕩器似乎能夠振蕩，而實(shí)際上如果 環(huán)路增益太大，電路也不能起振。本文針對 這些問題，把晶振電路從控制系統(tǒng)的角度， 結(jié)合自動控制原理進(jìn)行理論分析，詳細(xì)說明 通過Spice模擬驗(yàn)證理論分析的正確性。原理石英諧振器簡稱晶體，是晶體振蕩的核 心原件，它由石英晶體片、電極、支架及其 他輔助裝置組成，是利用石英晶體的壓電效 應(yīng)原理制成的電、機(jī)械振蕩系統(tǒng)。如圖1是 石英晶振的等效電路。& p

6、m &nMMn肌石英晶齢效電路Fig. 1. crystal equivalent circuit石英晶振由等效電阻班、等效電感Lg 和等效電容Co組成的串聯(lián)振蕩回路與靜態(tài) 電容C3并聯(lián)組成。在等效電路中，5、Co 組成串聯(lián)諧振電路，諧振頻率為習(xí)：(1)而“、C。又與C3組成并聯(lián)諧振回路, 諧振頻率為：(2)當(dāng)工作頻率f時(shí)，晶體呈容性;(2)當(dāng)工作頻率時(shí)，晶體呈感性;而當(dāng)工作頻率時(shí)，晶體呈容性。晶 體在晶體振蕩器主振級的振蕩電路中呈現(xiàn) 感性，即工作頻率滿足百如圖2是常用的Pierce振蕩器拓?fù)鋱D。圖2. Pierce石英振蕩電路Fig. 2. Pirece crystal oscillator

7、 circuitPieice振蕩器電路用并聯(lián)反饋電阻Rf 引進(jìn)直流偏置。在電路起振時(shí)，險(xiǎn)使得反向 器的VnVouQVdd/?。為了減小晶振上的負(fù) 載電阻，這些偏置電阻在工藝和有源器件的 特性允許的情況下要盡可能的人，當(dāng)振蕩頻 率為1 MHz20MHz時(shí)，Rf典型值為 1MQ 10MQ范I韋I。反相器提供了必要的增 益并產(chǎn)生180相移，電容5和6設(shè)置電路 的反饋因子，結(jié)合晶振的感抗產(chǎn)生振蕩所需 的另外180相移，在加上反相器提供的180 相移，只要電路環(huán)路增益滿足“巴克豪森準(zhǔn) 則”：G） ZH（j） = 180那么電路就會在處起振。這兩個條件是 必須的但還不充分，在存在溫度和工藝變化 的情況下為

8、了確保振蕩，典型地我們將選擇 環(huán)路増益至少兩倍或三倍于所要求的值。圖2所示的振蕩器的小信號模型如圖3 所示，這町以用來確定振蕩器的起振條件。 跨導(dǎo) 細(xì)取決反相器以及電路的偏置條件， 電阻R1和R?分別表示總的輸入輸出阻抗。 電容5和C 2包括有源器件電容和電路產(chǎn) 生寄生電容。班、Co和Lq構(gòu)成晶振的等效 電路。電容C3包拾了有源器件的電容，但 是主要取決于晶振的固有電容，險(xiǎn)是偏置引 入的電阻。Fig. 3. Small-signal crystal oscillator如圖3,我們可以研究電路的穩(wěn)定性條 件，從受控電流源的輸出端斷開壞路，引進(jìn) 一個測試電流i流過反饋環(huán)路以計(jì)算環(huán)路增 益。首先，

9、分析晶振等效電路以及R3、C3 的等效阻抗，如下：z（s）總財(cái)（ +士）片(DC()s- + RqCqS + 1)RfC3RfC3s(L0C0s2 + B0C0s + l +(DCos + EjCoS + I)現(xiàn)在我們可以通過計(jì)算壞路傳輸函數(shù)路，引入測試電流i,則有: 來分析電路的穩(wěn)定性，如圖3,斷開反饋壞RJI w2T(s)=-rF+z(s)+riF qs C2sCST(s)=-it = SnXtt(s)= -! =久XnZ(s)(l + RCjSXl + Rqs) + R (1 + Rqs) + 禺(1 + Rqs)電路不存在起振的問題。從傳輸函數(shù)可以看出，T(s)包含高Q值 復(fù)數(shù)零、極點(diǎn)

10、對，加上兩個負(fù)實(shí)數(shù)極點(diǎn)和一 個負(fù)實(shí)數(shù)零點(diǎn)?，F(xiàn)在，可以用一些典型的晶 振參數(shù)值代入函數(shù)，產(chǎn)生相應(yīng)的波特圖、根 軌跡圖、Nyquist (奈奎斯特)圖，以分析振 蕩電路的是否能夠起振。III、Matlab 分析式(8)是電路的傳輸函數(shù)T(s),可以看出 T(s)是弘的線性函數(shù)，則可以得到歸一化的 傳輸函數(shù)-T(s)/gm=Yn/i，脇作為根軌 跡圖中變量，其變化范圍為0+s。首先 不考慮寄生參數(shù)Rf和G，且將反向器的輸 入電阻看成8,用諧振頻率為15MHz典型 的參數(shù)：Lo=ll二5mH、Co=lOfF. Rq=25Q、 R2=1KQ. Ci=12pF、6=15pF,用 Matlab 得 到的根軌

11、跡圖如圖4所示。根軌跡法是分析和設(shè)計(jì)線性系統(tǒng)的定 常控制系統(tǒng)的圖解方法，它是開環(huán)系統(tǒng)某一 參數(shù)從零變化到無窮時(shí)，閉環(huán)系統(tǒng)特征方程 的根在s平面上變化的軌跡，如呆閉壞極點(diǎn) 全部位于S左半平面，則系統(tǒng)一定是穩(wěn)定 的，否則系統(tǒng)就不穩(wěn)定，即穩(wěn)定性只與閉壞 極點(diǎn)位置有關(guān)，而與閉環(huán)零點(diǎn)位置無關(guān)。 從圖4可見，在細(xì)變化的整個范圍內(nèi)，根 軌跡在右半平面都存在，系統(tǒng)不穩(wěn)定，所以Fig4 Root-locus diagram但是，忽略C3只是理想情況。為了電 路能偏置在一個合理的工作點(diǎn)，Rf是必須 的，下面來考慮實(shí)際情況，C3=12pF、 Rt=5MQ、RIOQ,我們可以得到 Matlab 分析結(jié)果如圖5所示，其

12、中圖5(a)為根軌跡 圖。從圖5(a)可見，隨著 刼增加，根軌跡 會進(jìn)入右半平面，電路會起振，但是隨著細(xì) 繼續(xù)增人，根軌跡又會重新進(jìn)入左半平面， 系統(tǒng)會達(dá)到穩(wěn)定，電路不能起振。所以gm 只有在一個合適的范圍之內(nèi)電路才會起振。 從圖5Nyquist也可以得到相應(yīng)的結(jié)論, 它包含負(fù)實(shí)軸上的點(diǎn)(-l/gm ,0),從而也町以 得到使得電路起振gxn的范闈。如圖5(d)可 以看到在頻率為晶體諧振頻率15MHz時(shí)， 相移達(dá)到了 180這個關(guān)鍵點(diǎn)，且増益的絕對 值人于一，滿足了巴克豪森準(zhǔn)則，所以只要確定一個合理的海，電路就會起振。當(dāng)然，為了電路能夠可靠的起振，我們 希望gm的范圍越大越好，而實(shí)際上gm的范

13、 I韋I是由電路參數(shù)確定的，而現(xiàn)在15MHZ晶 振的參數(shù)是確定的，經(jīng)Matlab分析可知， 當(dāng)Rf到達(dá)幾兆歐姆時(shí)，對驗(yàn)范圉的影響可 以忽略，增人C1、C2都可以gm的范I亂 但是電容太人，會影響振蕩頻率的精確度： 而反相器輸入輸出電阻也是影響電路起振 的重要因素。所以下一節(jié)就是要通過Hspice 找到一個合理的反向器，使它的輸入輸出電 阻及細(xì)能夠使得電路能可靠起振。H010(a)4W 4W-2000200 4W ttO 8001000RcaiAxs(d)(c)(d)圖5. (a)根軌跡圖；(b)根軌跡局部放大圖:(c) Nyquist圖：(d)波特圖Fig.5. (a) Root-locus

14、diagram (b) enlarged diagram of Root-locus (c)Nyquist diagram (d) Bode plotIV、Spice 模擬用15MHz晶振典型參數(shù)得到如圖5(a) 根軌跡圖，隨著gm增人，根軌跡會進(jìn)入右 半平面，當(dāng)gm繼續(xù)增人，根軌跡又會回到 左半平面，因?yàn)楦壽E圖中，左半平面系統(tǒng) 是穩(wěn)定的，右半平面系統(tǒng)是不穩(wěn)定，而振蕩 電路是一個不穩(wěn)定系統(tǒng)，所以需要根軌跡進(jìn) 入右半平面,此時(shí)臨界點(diǎn)的gnuwF 136nWV 和gnuzxSmA/V,及當(dāng)反相器的gm在此 之間時(shí)，系統(tǒng)就會發(fā)生振蕩，但是為了使反相 器能夠快速起振，反相器的跨導(dǎo)應(yīng)滿足：gnppt

15、- y Snurnn gnunax(10)確定了反相器gmpt的值，接下來就可 以確定反相器的尺寸了。在設(shè)計(jì)反向器時(shí)， 考慮PMOS管的上拉電阻與NMOS管的下 拉電阻匹配，這通常要求PMOS與NMOS 的寬度比在3-3.5之間，這使得反相器具有 一個對稱的VTC且tpLH與垃HL相等，但 這并不意味著這一比值可以得到最小的傳 播延時(shí)。如果對稱性和噪聲容限不是主要因 素，那么實(shí)際上可以通過減小PMOS器件的 寬度來加快反相器的速度，在此設(shè)計(jì)中，要 求反相器tpLH與tpHL相等且速度較快，故 將Wpinos / Wnmos確定為25，其溝道長 度用典型值（此設(shè)計(jì)用SMC 130nm工藝， 故L

16、=130nm）。按照這一原則，用Hspice找 到一組最優(yōu)尺寸：Wpmos=25.5um、 Wnmos=l 0.2um, Lpmos=Lninos=0 1 Sum, 然后結(jié)合Matlab中15MHz晶振典型參數(shù)， 用Hspice模擬，其結(jié)果如圖6所示。(10)當(dāng)然，本文只是以最簡單的反向器為 例，在實(shí)際的晶振電路中所用的反相器，根 據(jù)不同的要求其結(jié)構(gòu)會有所不同，但是分析 方法是一樣的。無論什么樣的反相器結(jié)構(gòu)， 我們都可以得到其小信號模型，然后按照本 文前面的分析方法得到保證晶振電路町靠 啟振的最優(yōu)跨導(dǎo)gnpto繼而指導(dǎo)反相器的設(shè) 計(jì)。圖6.振蕩器Spice模擬結(jié)果V、結(jié)論圖6.振蕩器Spice

17、模擬結(jié)果通過對基于CMOS反相器的石英晶振 的小信號分析，可以得到它的環(huán)路增益的傳 輸函數(shù)。結(jié)合自動控制理論和Matlab分析, 可以確定電路中哪些參數(shù)影響振蕩器啟振， 根據(jù)不同的晶振參數(shù)，通過Matlab分析， 可以得到使得電路起振的因口的范圉，然后 通過Hspice找到gm在這個范I制內(nèi)的最優(yōu)反 相器，最后通過Hspice模擬驗(yàn)證了理論推 導(dǎo)的正確性。本文提供了優(yōu)化反相器的設(shè)計(jì) 方法，確保了晶振可靠起振。參考文獻(xiàn)M Unkirch and R Meyer Conditions for start-up in crystal oscillators IEEE J Solid-State Ci

18、rcuits, Feb. 1982,SC-17(2) 228 236.Andreas Rusznyak. Start-Up Time of CMOS Oscillators. IEEE Transactions on Circuits and Systems, March 19S7,CAS-34(3).Behzad Razavi,模擬集成電路設(shè)計(jì)M.陳貴燦等譯，西安：西安交通大學(xué)出版社，2002胡壽松,自動控制原理-3版M,國防工業(yè)出版 社，1994張肅文、陸兆熊編，高頻電子線路(第三版)，高 等教育岀版社Jan M Radbaey etc ,數(shù)字集成電路電路、系統(tǒng)與設(shè)計(jì)（第二版）M.周潤德等譯，北京：電 子工業(yè)出版社，2004 10Masahiro Toki and Yasuo Tsuzuki. Analysis ofstar-up characteristics of CMOS crystal oscillators IEEE frequency control symposium, 1992陳曙等，CMOS石英晶體掠蕩器的設(shè)計(jì)與實(shí) 現(xiàn)，電子工程師，2004.11Stuart Robb & David Brook etc., Deterixiimng MCU Oscillator St