半導(dǎo)體封測行業(yè)專題研究報(bào)告

1、 半導(dǎo)體封測行業(yè)專題研究報(bào)告先進(jìn)封裝，價(jià)值增厚 報(bào)告綜述：封測外包是全球半導(dǎo)體分工的產(chǎn)物：1968 年，美國公司安靠的成立標(biāo)志著封裝 測試業(yè)從 IDM 模式中獨(dú)立出來。1987 年臺積電的成立更進(jìn)一步推動了半導(dǎo)體的 分工合作模式，臺積電的成功帶動了本地封測需求，中國臺灣因此成為全球封測重地。 全球前十大外包封測廠中有 6 家來自中國臺灣，包括全球封測龍頭日月光。根據(jù) Yole 的數(shù)據(jù)，2019 年全球封裝市場規(guī)模達(dá) 680 億美元（包括外包和 IDM），預(yù)計(jì)到 2025 年達(dá)到 850 億美元，年均復(fù)合增速為 4%。先進(jìn)封裝是后摩爾時(shí)代的必然選擇：隨著晶圓代工制程不斷縮小，摩爾定律逼 近極限，

2、先進(jìn)封裝是后摩爾時(shí)代的必然選擇，包括倒裝、晶圓級封裝、扇出型封 裝、3D 封裝、系統(tǒng)級封裝等。我們認(rèn)為先進(jìn)封裝將會重新定義封裝在半導(dǎo)體產(chǎn) 業(yè)鏈中的地位，封裝環(huán)節(jié)對芯片性能的影響將會提高。根據(jù) Yole 的數(shù)據(jù)，2019 年全球先進(jìn)封裝市場規(guī)模為 290 億美元，預(yù)計(jì)到 2025 年達(dá)到 420 億美元，年 均復(fù)合增速約 6.6%，高于整體封裝市場 4%的增速和傳統(tǒng)封裝市場 1.9%的增速。晶圓代工企業(yè)入局先進(jìn)封裝領(lǐng)域：由于先進(jìn)封裝在半導(dǎo)體產(chǎn)業(yè)中的地位在提高 以及晶圓代工制程的物理極限臨近，晶圓代工廠開始布局先進(jìn)封裝技術(shù)，以保證 未來的競爭地位。臺積電于 2008 年底成立集成互連與封裝技術(shù)整合

3、部門，重點(diǎn) 發(fā)展扇出型封裝 InFO、2.5D 封裝 CoWoS 和 3D 封裝 SoIC。至今，在先進(jìn)封 裝領(lǐng)域，臺積電的領(lǐng)先地位突出，2019 年臺積電封裝收入在外包封測企業(yè)中排 名第 4，約 30 億美元。中芯國際也于 2014 年與長電科技成立中芯長電，提供 中段硅片制造和封測服務(wù)，2019 年先進(jìn)封裝相關(guān)業(yè)務(wù)實(shí)現(xiàn)收入 4.76 億元，占比 2.2%。先進(jìn)封裝對凸塊制造、再布線等中段硅片級工藝需求增加，而且技術(shù)難 度也不斷提高，晶圓代工企業(yè)在該領(lǐng)域積累深厚，相比傳統(tǒng)封測廠具有一定優(yōu)勢。 但傳統(tǒng)封測廠商在技術(shù)完備性方面具有優(yōu)勢，因此兩者的合作有望更加緊密。我國封測環(huán)節(jié)具有競爭力，本地需求

4、帶動長期增長：封測是我國半導(dǎo)體產(chǎn)業(yè)鏈 中國產(chǎn)化水平較高的環(huán)節(jié)，全球前十大外包封測企業(yè)中，我國占了三席，分別是 第三的長電科技、第六的通富微電和第七的天水華天。在行業(yè)景氣度上行和加大 內(nèi)部整合的情況下，我國四大封測企業(yè)均在 2019 年下半年迎來了業(yè)績拐點(diǎn)。從 長期來看，國內(nèi)半導(dǎo)體產(chǎn)業(yè)正處于快速發(fā)展期，芯片設(shè)計(jì)公司和晶圓代工廠的增 加將帶動本地封測需求，在產(chǎn)能吃緊的情況下，國內(nèi)四大封測廠商均于近期發(fā)布 了定增擴(kuò)產(chǎn)計(jì)劃，規(guī)模有望進(jìn)一步擴(kuò)大。另一方面，先進(jìn)封裝為半導(dǎo)體產(chǎn)業(yè)創(chuàng)造 更多的價(jià)值，封測企業(yè)的話語權(quán)和產(chǎn)業(yè)地位提高，進(jìn)而增厚盈利。一、半導(dǎo)體封測行業(yè)概述半導(dǎo)體的生產(chǎn)過程可分為晶圓制造工序（Wafe

5、r Fabrication）、封裝工序（Packaging）、測 試工序（Test）等幾個(gè)步驟。其中晶圓制造工序?yàn)榍暗溃‵ront End）工序，而封裝工序、測試 工序?yàn)楹蟮溃˙ack End）工序。封裝是指將生產(chǎn)加工后的晶圓進(jìn)行切割、焊線塑封，使電路與 外部器件實(shí)現(xiàn)連接，并為半導(dǎo)體產(chǎn)品提供機(jī)械保護(hù)，使其免受物理、化學(xué)等環(huán)境因素?fù)p失的工藝。 測試是指利用專業(yè)設(shè)備，對產(chǎn)品進(jìn)行功能和性能測試，測試主要分為中測和終測兩種。（一）處于半導(dǎo)體產(chǎn)業(yè)鏈下游半導(dǎo)體是電子終端產(chǎn)品的關(guān)鍵組成部分，產(chǎn)業(yè)鏈可分為設(shè)計(jì)、制造、封測三大環(huán)節(jié)。半導(dǎo)體 設(shè)計(jì)人員根據(jù)需求完成電路設(shè)計(jì)和布線，晶圓廠在晶圓上完成這些電路的制造，刻

6、好電路圖的晶 圓再送到封測廠進(jìn)行封裝和測試，檢測合格的產(chǎn)品便可應(yīng)用于終端產(chǎn)品中。半導(dǎo)體企業(yè)的經(jīng)營模式可分為垂直整合和垂直分工兩大類。采用垂直整合模式（Integrated Device Manufacturer，IDM）的企業(yè)可以獨(dú)立完成芯片設(shè)計(jì)、晶圓制造、封裝和測試等生產(chǎn)環(huán)節(jié)， 代表企業(yè)包括英特爾、三星等。垂直分工模式為Fabless設(shè)計(jì)+Foundry制造+OSAT封測。Fabless 芯片設(shè)計(jì)公司采用無晶圓廠模式，只負(fù)責(zé)研發(fā)設(shè)計(jì)和銷售，將晶圓制造、封裝、測試外包出去， 代表企業(yè)包括高通、英偉達(dá)等；Foundry 晶圓代工廠僅負(fù)責(zé)晶圓制造，代表企業(yè)包括臺積電、中 芯國際等；OSAT（Out

7、sourced Semiconductor Assembly and Testing）為外包封測企業(yè)，僅負(fù) 責(zé)封裝測試環(huán)節(jié)，代表企業(yè)包括日月光、安靠、長電科技等。（二）封測行業(yè)市場規(guī)模根據(jù) Yole 的數(shù)據(jù)，全球封測行業(yè)市場規(guī)模保持平穩(wěn)增長，預(yù)計(jì)從 2019 年的 680 億美元增 長到 2025 年的 850 億美元，年均復(fù)合增速約 4%。根據(jù)中國半導(dǎo)體行業(yè)協(xié)會的數(shù)據(jù)，中國封測 行業(yè)市場規(guī)模從 2011 年的 976 億元增長到了 2019 年的 2350 億元，年均復(fù)合增速約 11.6%， 顯著高于全球增速。二、封測技術(shù)及發(fā)展方向（一）封測生產(chǎn)流程晶圓代工廠制造完成的晶圓在出廠前會經(jīng)過一道

8、電性測試，稱為晶圓可接受度測試（Wafer Acceptance Test，WAT），WAT 測試通過的晶圓被送去封測廠。封測廠首先對晶圓進(jìn)行中測（Chip Probe，CP）。由于工藝原因會引入各種制造缺陷，導(dǎo)致晶圓上的裸 Die 中會有一定量的殘次品， CP 測試的目的就是在封裝前將這些殘次品找出來，縮減后續(xù)封測的成本。在完成晶圓制造后， 通過探針與芯片上的焊盤接觸，進(jìn)行芯片功能的測試，同時(shí)標(biāo)記不合格芯片并在切割后進(jìn)行篩選。 CP 測試完成后進(jìn)入封裝環(huán)節(jié)，封裝工藝流程一般可以分為兩個(gè)部分，用塑料封裝之前的工藝步 驟稱為前段操作，在成型之后的工藝步驟稱為后段操作?；竟に嚵鞒贪ňA減薄、晶

9、圓切割、 芯片貼裝、固化、芯片互連、注塑成型、去飛邊毛刺、上焊錫、切筋成型、打碼等。因封裝技術(shù) 不同，工藝流程會有所差異，且封裝過程中也會進(jìn)行檢測。封裝完成后的產(chǎn)品還需要進(jìn)行終測 （Final Test，F(xiàn)T），通過 FT 測試的產(chǎn)品才能對外出貨。（二）半導(dǎo)體封裝類型根據(jù)封裝材料的不同，半導(dǎo)體封裝可分為塑料封裝、金屬封裝、陶瓷封裝和玻璃封裝。塑料 封裝是通過使用特制的模具，在一定的壓力和溫度條件下，用環(huán)氧樹脂等模塑料將鍵合后的半成 品封裝保護(hù)起來，是目前使用最多的封裝形式。金屬封裝以金屬作為集成電路外殼，可在高溫、 低溫、高濕、強(qiáng)沖擊等惡劣環(huán)境下使用，較多用于軍事和高可靠民用電子領(lǐng)域。陶瓷封裝

10、以陶瓷 為外殼，多用于有高可靠性需求和有空封結(jié)構(gòu)要求的產(chǎn)品，如聲表面波器件、帶空氣橋的 GaAs 器件、MEMS 器件等。玻璃封裝以玻璃為外殼，廣泛用于二極管、存儲器、LED、MEMS 傳感 器、太陽能電池等產(chǎn)品。其中金屬封裝、陶瓷封裝和玻璃封裝屬于氣密性封裝，能夠防止水汽和 其他污染物侵入，是高可靠性封裝；塑料封裝是非氣密性封裝。根據(jù)封裝互連的不同，半導(dǎo)體封裝可分為引線鍵合（適用于引腳數(shù) 3-257）、載帶自動焊（適 用于引腳數(shù) 12-600）、倒裝焊（適用于引腳數(shù) 6-16000）和埋入式。引線鍵合是用金屬焊線連接 芯片電極和基板或引線框架等。載帶自動焊是將芯片上的凸點(diǎn)與載帶上的焊點(diǎn)焊接在

11、一起，再對 焊接后的芯片進(jìn)行密封保護(hù)的一種封裝技術(shù)。倒裝焊是在芯片的電極上預(yù)制凸點(diǎn)，再將凸點(diǎn)與基 板或引線框架對應(yīng)的電極區(qū)相連。埋入式是將芯片嵌入基板內(nèi)層中。根據(jù)與 PCB 連接方式的不同，半導(dǎo)體封裝可分為通孔插裝類封裝和表面貼裝封裝。通孔插 裝器件是 1958 年集成電路發(fā)明時(shí)最早的封裝外形，其外形特點(diǎn)是具有直插式引腳，引腳插入PCB 上的通孔后，使用波峰焊進(jìn)行焊接，器件和焊接點(diǎn)分別位于 PCB 的兩面。表面貼裝器件是 在通孔插裝封裝的基礎(chǔ)上，隨著集成電路高密度、小型化及薄型化的發(fā)展需要而發(fā)明出來的，一 般具有“L”形引腳、“J”形引腳、焊球或焊盤（凸塊），器件貼裝在 PCB 表面的焊盤上，

12、再使 用回流焊進(jìn)行高溫焊接，器件與焊接點(diǎn)位于 PCB 的同一面上。目前，引線鍵合技術(shù)因成本相對低廉，仍是主流的封裝互聯(lián)技術(shù)，但它不適合對高密度、高 頻有要求的產(chǎn)品。倒裝焊接技術(shù)適合對高密度、高頻及大電流有要求的產(chǎn)品，如電源管理、智能 終端的處理器等。TAB 封裝技術(shù)主要應(yīng)用于大規(guī)模、多引線的集成電路的封裝。（三）先進(jìn)封裝是后摩爾時(shí)代的必然選擇1、封裝技術(shù)發(fā)展史封裝技術(shù)的發(fā)展需要滿足電子產(chǎn)品小型化、輕量化、高性能等需求，因此，封裝技術(shù)過去和 未來的發(fā)展趨勢均是高密度、高腳位、薄型化、小型化。 根據(jù)中國半導(dǎo)體封裝業(yè)的發(fā)展，半導(dǎo)體封裝技術(shù)的發(fā)展歷史可大致分為以下五個(gè)階段：第一階段：20 世紀(jì) 70

13、年代以前（通孔插裝時(shí)代），封裝技術(shù)是以 DIP 為代表的針腳插裝， 特點(diǎn)是插孔安裝到 PCB 板上。這種技術(shù)密度、頻率難以提高，無法滿足高效自動化生產(chǎn)的要求。第二階段：20 世紀(jì) 80 年代以后（表面貼裝時(shí)代），用引線替代第一階段的針腳，并貼裝到 PCB 板上，以 SOP 和 QFP 為代表。這種技術(shù)封裝密度有所提高，體積有所減少。 第三階段：20 世紀(jì) 90 年代以后（面積陣列封裝時(shí)代），該階段出現(xiàn)了 BGA、CSP、WLP 為代表的先進(jìn)封裝技術(shù)，第二階段的引線被取消。這種技術(shù)在縮減體積的同時(shí)提高了系統(tǒng)性能。第四階段：20 世紀(jì)末以后，多芯片組件、三維封裝、系統(tǒng)級封裝開始出現(xiàn)。第五階段：21

14、 世紀(jì)以來，主要是系統(tǒng)級單芯片封裝（SoC）、微機(jī)電機(jī)械系統(tǒng)封裝（MEMS）。 目前全球半導(dǎo)體封裝的主流正處在第三階段的成熟期和快速發(fā)展期，以 CSP、BGA、WLP 等主要封裝形式進(jìn)入大規(guī)模生產(chǎn)時(shí)期，同時(shí)向第四、第五階段發(fā)展。從發(fā)展歷史可以看出，半導(dǎo) 體封裝技術(shù)的發(fā)展趨勢可歸納為有線連接到無線連接，芯片級封裝到晶圓級封裝，二維封裝到三 維封裝。2、封裝技術(shù)根據(jù)技術(shù)先進(jìn)性，封裝技術(shù)可分為傳統(tǒng)封裝技術(shù)和先進(jìn)封裝技術(shù)兩大類。傳統(tǒng)封裝技術(shù)包括 DIP、SOP、QFP、WB BGA 等，先進(jìn)封裝技術(shù)包括 FC、WLP、FO、3D 封裝、系統(tǒng)級封裝等。 隨著晶圓代工制程不斷縮小，摩爾定律逼近極限，先進(jìn)封

15、裝是后摩爾時(shí)代的必然選擇。（1）SIP/DIP單列直插封裝（Single Inline Package，SIP）的引腳從封裝體的一個(gè)側(cè)面引出，排列成一 條直線，SIP 的引腳數(shù)量一般為 2-23 個(gè)。雙列直插封裝（Dual Inline Package，DIP）的外形為長方形，在兩側(cè)有兩排平行的金屬引 腳，稱為排針。DIP 封裝的產(chǎn)品需要插入到具有 DIP 結(jié)構(gòu)的芯片插座上，或者直接插在有相同焊 孔數(shù)和幾何排列的電路板上再進(jìn)行焊接。引腳數(shù)一般不超過 100，適合中小規(guī)模集成電路封裝。（2）SOP/QFP小外形封裝（Small Out-Line Package，SOP）的引腳從封裝兩側(cè)引出，呈海

16、鷗翼狀（L 字 形）。方型扁平式封裝（Quad Flat Package，QFP）的管腳很細(xì)，引腳之間距離很小，可實(shí)現(xiàn)更 多的 I/O 數(shù)，但仍受限于 0.3mm 的引腳間距極限。（3）BGA球柵陣列封裝（Ball Grid Array Package，BGA）用焊球代替周邊引線，成陣列分布于封裝 基板的底部平面上，是在生產(chǎn)具有數(shù)百根引腳的集成電路時(shí)，針對封裝必須縮小的難題所衍生出 的解決方案。與上一代的 QFP 相比，BGA 在減小體積和重量的情況下增加了 I/O 數(shù)量，但引腳的間距可 以做得更大，成品率反而提高了；由于焊球間距明顯短于引線，BGA 電性能更好；焊球的共面 性也改善了散熱性。

17、根據(jù)芯片的位置不同可分為芯片表面向上和向下兩種；按焊球排列方式可為球柵陣列均勻分 布、球柵陣列交錯(cuò)分布、球柵陣列周邊分布等；按密封方式可分為模制密封和澆注密封等；按基 板材料可分為塑料球柵陣列 PBGA( Plastic Ball Grid Array)、陶瓷球柵陣列 CBGA（Ceramic Ball Grid Array）、載帶球陣列 TBGA（Tape Ball Grid Array）等。（4）FC倒裝（Flip Chip，F(xiàn)C）技術(shù)由 IBM 在 20 世紀(jì) 60 年代研發(fā)出來，20 世紀(jì) 90 年代后期形成 規(guī)模化量產(chǎn)，主要應(yīng)用于高端領(lǐng)域產(chǎn)品。隨著銅柱凸塊技術(shù)的出現(xiàn)，結(jié)合消費(fèi)電子產(chǎn)品

18、的快速發(fā) 展和產(chǎn)品性能的需求，越來越多的產(chǎn)品轉(zhuǎn)向倒裝芯片封裝。所謂“倒裝”是相對于傳統(tǒng)的金屬線鍵合連接方式（Wire Bonding，WB）而言的。傳統(tǒng) WB 工藝，芯片通過金屬線鍵合與基板連接，電氣面朝上；倒裝芯片工藝是指在芯片的 I/O 焊盤 上直接沉積，或通過 RDL 布線后沉積凸塊（Bump），然后將芯片翻轉(zhuǎn)，進(jìn)行加熱，使熔融的焊 料與基板或框架相結(jié)合，芯片電氣面朝下。與 WB 相比，F(xiàn)C 封裝技術(shù)的 I/O 數(shù)多；互連長度縮 短，電性能得到改善；散熱性好，芯片溫度更低；封裝尺寸與重量也有所減少。倒裝芯片工藝流程中晶圓減薄、芯片倒裝和底部填充是關(guān)鍵工藝。在倒裝芯片的工藝中，晶 圓來料上

19、已經(jīng)完成了凸塊的制作，因此晶圓正面并不平整。由于晶圓沒有凸塊的區(qū)域是空心結(jié)構(gòu)， 所以研磨過程中，晶圓會產(chǎn)生振動，容易造成晶圓龜裂甚至破片，尤其是超薄晶圓的研磨，目前 一般采用底部填充工藝技術(shù)來解決該問題。在芯片倒裝工藝中，需要采用高精度坐標(biāo)對準(zhǔn)技術(shù)將 芯片上的凸塊焊接在高密度線路基板上，在此過程中，各方應(yīng)力相互拉扯，基板容易產(chǎn)生翹曲現(xiàn) 象，這會造成焊接出現(xiàn)偏移、冷焊、橋接短路等質(zhì)量問題。底部填充是在芯片、凸塊及基板三種 材料之間填充底部材料，以避免三種材料因膨脹系數(shù)不同而產(chǎn)生剪應(yīng)力破壞，底部填充的關(guān)鍵因 素是黏度、溫度、流動長度與時(shí)間。凸塊工藝被稱為中道工序，是先進(jìn)封裝的核心技術(shù)之一，通過高精

20、密曝光、離子處理、電鍍 等設(shè)備和材料，基于定制的光掩模，在晶圓上實(shí)現(xiàn)重布線，允許芯片有更高的端口密度，縮短了 信號傳輸路徑，減少了信號延遲，具備了更優(yōu)良的熱傳導(dǎo)性及可靠性。主流的凸塊工藝均采用晶 圓級加工，即在整塊晶圓表面的所有芯片上加工制作凸塊，晶圓級凸塊工藝包括蒸發(fā)方式、印刷 方式和電鍍方式三種，目前業(yè)界廣泛采用的是印刷方式和電鍍方式。晶圓代工廠在凸塊工藝方面 具有一定優(yōu)勢。（5）WLP晶圓級封裝（Wafer Level Packaging，WLP）直接在晶圓上進(jìn)行大部分或全部的封裝測試 程序，之后再進(jìn)行切割制成單顆芯片。采用這種封裝技術(shù)，不需要引線框架、基板等介質(zhì)，芯片 的封裝尺寸減小，

21、批量處理也使生產(chǎn)成本大幅下降。WLP 可分為扇入型晶圓級封裝（Fan-In WLP）和扇出型晶圓級封裝（Fan-Out WLP）兩大 類。扇入型直接在晶圓上進(jìn)行封裝，封裝完成后進(jìn)行切割，布線均在芯片尺寸內(nèi)完成，封裝大小 和芯片尺寸相同；扇出型則基于晶圓重構(gòu)技術(shù)，將切割后的各芯片重新布置到人工載板上，芯片間距離視需求而定，之后再進(jìn)行晶圓級封裝，最后再切割，布線可在芯片內(nèi)和芯片外，得到的封 裝面積一般大于芯片面積，但可提供的 I/O 數(shù)量增加。根據(jù) Yole 的數(shù)據(jù)，全球晶圓級封裝 2019 年的市場規(guī)模為 33 億美元，預(yù)計(jì) 2025 年增加到 55 億美元，CAGR 為 8.9%。其中扇入型晶

22、圓級封裝由 2019 年的 20 億美元增加到 2025 年的 25 億美元，CAGR 為 3.2%。2020 年蘋果發(fā)布的 iPhone12 采用了扇入型晶圓級封裝，未來將 會有更多的手機(jī)、平板、可穿戴設(shè)備采用此封裝形式。（6）FO扇出（Fan Out，F(xiàn)O）是相對扇入而言，“扇入”只能向內(nèi)走線，而在扇出型封裝中，既可 以向內(nèi)走線，也可以向外走線，從而可以實(shí)現(xiàn)更多的 I/O，以及更薄的封裝。目前量產(chǎn)最多的是 晶圓級扇出型產(chǎn)品。 扇出型封裝工藝主要分為 Chip first 和 Chip last 兩大類，其中 Chip first 又分 Die down 和 Die up 兩種。扇出型封裝生

23、產(chǎn)工藝的關(guān)鍵步驟包括芯片放置、包封和布線。芯片放置對速度和精度的要求 很高，放置速度直接決定生產(chǎn)效率，從而影響制造成本；放置精度也是決定后續(xù)布線精度的關(guān)鍵 性因素。包封需要對包封材料進(jìn)行填充和加熱，這一過程不僅可能導(dǎo)致已放置好的芯片發(fā)生移位， 還有可能因包封材料與芯片的膨脹系數(shù)的不同而造成翹曲，這兩者都會影響后續(xù)的布線環(huán)節(jié)。布 線成功率是決定最終封裝成品率的關(guān)鍵因素，另一方面，布線設(shè)備是整個(gè)生產(chǎn)設(shè)備中最昂貴的， 對制造成本的影響很大。根據(jù)封裝芯片數(shù)量，扇出型封裝分為晶圓級扇出型（Fan-out Wafer Level Packaging, FOWLP）和板級扇出型技術(shù)（Fan-out Pane

24、l Level Packaging, FOPLP），F(xiàn)OWLP 對單個(gè)芯片 進(jìn)行封裝，F(xiàn)OPLP 對多個(gè)芯片進(jìn)行封裝。雖然 FOPLP 的增速更快，F(xiàn)OWLP 在未來幾年仍占主 導(dǎo)。根據(jù) Yole 的數(shù)據(jù)，2019-2025 年 FOPLP 的 CAGR 達(dá) 57%，F(xiàn)OWLP 的 CAGR 為 14%， 但 FOWLP 在 2025 年的占比仍會在 2/3 以上。eWLB（Embedded Wafer Level Ball Grid Array） 是目前量產(chǎn)規(guī)模最大的晶圓級扇出型封裝。根據(jù)密度的高低，Yole 將扇出型封裝分為 UHD 扇出（Ultra High Density）、HD 扇出

25、（High Density）和核心扇出三大類。UHD 扇出的需求將隨著新的 HPC 產(chǎn)品的出現(xiàn)而增加，預(yù)計(jì) 2019-2025 年的 CAGR 最高，為 20.2%，到 2025 年市場規(guī)模達(dá) 15.32 億美元，占扇出型一半 的市場；HD 扇出的 CAGR 為 15.8%，到 2025 年達(dá) 12.91 億美元；核心扇出增長緩慢，CAGR 僅 1%。（7）3D/2.5D 封裝3D 封裝又稱為疊層芯片封裝技術(shù)，是指在不改變封裝體尺寸的前提下，在同一個(gè)封裝體內(nèi) 于垂直方向疊放兩個(gè)以上芯片的封裝技術(shù)，它起源于快閃存儲器(NOR/NAND)及 SDRAM 的疊層 封裝，可以實(shí)現(xiàn)不同類型芯片的異質(zhì)集成

26、，目前在存儲芯片上已有較多應(yīng)用。3D 封裝可采用凸塊或硅通孔技術(shù)（Through Silicon Via，TSV），TSV 是利用垂直硅通孔完 成芯片間互連的方法，由于連接距離更短、強(qiáng)度更高，能實(shí)現(xiàn)更小更薄而性能更好、密度更高、 尺寸和重量明顯減小的封裝，而且還能用于異種芯片之間的互連。 2.5D 封裝是在基板和芯片之間放一個(gè)硅中間層，這個(gè)中間層通過 TSV 連接上下部分。（8）SiP系統(tǒng)級封裝（System in Packag，SiP）是將多種功能芯片，包括處理器、存儲器、FPGA 等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。與系統(tǒng)級芯片（System on Chip，SoC）相

27、對應(yīng)，不同的是系統(tǒng)級封裝是采用不同芯片進(jìn)行并排或疊加的封裝方式，而 SoC 則是 高度集成的芯片產(chǎn)品。SiP 解決方案需要多種封裝技術(shù)，如引線鍵合、倒裝芯片、芯片堆疊、晶 圓級封裝等，是超越摩爾定律的重要實(shí)現(xiàn)路徑。根據(jù) Yole 的數(shù)據(jù)，2019 年全球 SiP 封裝的市場規(guī)模為 134 億美元，預(yù)計(jì) 2025 年增加到 188 億美元，CAGR 為 6%。從應(yīng)用領(lǐng)域來看，移動設(shè)備和消費(fèi)電子是最大市場，2019-2025 年的 CAGR 為 5%；通訊/ 基礎(chǔ)設(shè)施和汽車電子緊隨其后，兩者的 CAGR 均為 11%，高于整體增速。從使用的封裝技術(shù)來看，F(xiàn)C/WB SiP 占比超過 90%，201

28、9 年市場規(guī)模為 122 億美元，預(yù) 計(jì)到 2025 年將達(dá)到 171 億美元，2019 年至 2025 年的復(fù)合年增長率為 6%。FO SiP 仍受限于成本效益比，參與者需要掌握 FO 技術(shù)，所以從 2017 年開始，臺積電便是最主要的參與者，2019 年市占率超過 90%。3、先進(jìn)封裝市場規(guī)模摩爾定律的放緩、異質(zhì)集成和各種大趨勢（包括 5G、AI、HPC、物聯(lián)網(wǎng)等）推動著先進(jìn)封 裝市場強(qiáng)勢發(fā)展。根據(jù) Yole 的數(shù)據(jù)，2019 年全球先進(jìn)封裝市場規(guī)模約 290 億美元，預(yù)計(jì) 2025 年增長到 420 億美元，年均復(fù)合增速約 6.6%，高于整體封裝市場 4%的增速和傳統(tǒng)封裝市場 1.9%

29、的增速。從下游應(yīng)用市場來看，移動設(shè)備和消費(fèi)電子對集成度要求高，是先進(jìn)封裝最大的細(xì)分市場， 2019 年占比達(dá) 85%，2019-2025 的 CAGR 為 5.5%，略低于整體增速，2025 年將占先進(jìn)封裝 市場的 80%。電信和基礎(chǔ)設(shè)施是先進(jìn)封裝市場中增長最快的細(xì)分市場，CAGR 約為 13%，市場 份額將從 2019 年的 10%增至 2025 年的 14%。汽車與運(yùn)輸細(xì)分市場在 2019 年至 2025 年期間 將以 10.6%的 CAGR 增長，到 2025 年達(dá)到約 19 億美元，但其在先進(jìn)封裝市場中所占的份額仍 將持平，約 4%。從技術(shù)分類來看，3D 堆疊封裝、嵌入式芯片封裝、扇出

30、型封裝在 2019 年到 2025 年的增速 更高，CAGR 分別為 21%、18%、16%。扇出型技術(shù)進(jìn)入移動設(shè)備、網(wǎng)絡(luò)和汽車領(lǐng)域；3D 堆疊 技術(shù)進(jìn)入 AI/ML、HPC、數(shù)據(jù)中心、CIS、MEMS/傳感器領(lǐng)域；嵌入式芯片封裝進(jìn)入移動設(shè)備、 汽車和基站領(lǐng)域。從先進(jìn)封裝收入構(gòu)成來看，倒裝技術(shù)占比遙遙領(lǐng)先，2018 年占比 81%。從晶圓數(shù)來看，2019 年約 2900 萬片晶圓采用先進(jìn)封裝，到 2025 年增長為 4300 萬片，年 均復(fù)合增速為 7%。其中倒裝技術(shù)占比最高，3D 封裝增速最快。三、封測領(lǐng)域競爭格局原來封測領(lǐng)域的廠商主要有兩類，一類是 IDM 公司的封測部門，主要完成本公司半

31、導(dǎo)體產(chǎn) 品的封測環(huán)節(jié)，屬于對內(nèi)業(yè)務(wù)；第二類是外包封測廠商 OSAT，其作為獨(dú)立封測公司承接半導(dǎo)體 設(shè)計(jì)公司產(chǎn)品的封測環(huán)節(jié)。 隨著摩爾定律極限接近，基于硅平臺的先進(jìn)封裝技術(shù)不斷發(fā)展，晶圓代工廠利用其在硅平臺 的積累正在進(jìn)入封測領(lǐng)域，尤其是先進(jìn)封裝。 我們的重點(diǎn)是關(guān)注 OSAT 公司和晶圓代工廠在封測領(lǐng)域的競爭情況。（一）前十大 OSAT 企業(yè)1968 年，美國公司安靠的成立標(biāo)志著封裝測試業(yè)從 IDM 模式中獨(dú)立出來，直到 2002 年安 靠一直是全球封測龍頭。1987 年臺積電成立，成為全球第一家專業(yè)晶圓代工企業(yè)，并且長期占 據(jù)全球晶圓代工 50%以上的市場份額。臺積電的成功也帶動了本地封測需求

32、，中國臺灣成為全球封 測重地，日月光在 2003 年取代安靠成為全球封測龍頭。至今全球前十大 OSAT 企業(yè)中有 6 家來 自中國臺灣。封測是我國半導(dǎo)體產(chǎn)業(yè)鏈中國產(chǎn)化水平較高的環(huán)節(jié)，全球前十大外包封測廠中，我國占了三 席，分別是第三的長電科技、第六的通富微電和第七的天水華天。（二）晶圓廠入局1、臺積電領(lǐng)先地位凸顯臺積電于 2008 年底成立集成互連與封裝技術(shù)整合部門，經(jīng)過超十年的構(gòu)建，目前已經(jīng)完成 晶圓級系統(tǒng)整合（WLSI）技術(shù)平臺，該平臺利用臺積電公司工藝制程與產(chǎn)能的核心競爭力，建 立支援異質(zhì)系統(tǒng)整合與封裝能力，以滿足特定客戶在芯片性能、功耗、輪廓、 周期時(shí)間及成本 的需求。至今，在先進(jìn)封裝

33、領(lǐng)域，臺積電的領(lǐng)先地位已經(jīng)尤其突顯。從 2019 年封裝收入排名來 看，臺積電在 OSAT 中排名第 4，約 30 億美元，約占臺積電收入的 8.4%。從技術(shù)來看，臺積電重心在發(fā)展扇出型封裝 InFO（Integrated Fan Out，整合扇出型封裝）、2.5D 封裝 CoWoS （ Chip-on-Wafer-on-Substrate ， 基板上晶圓上芯片封裝） 和 3D 封 裝 SoIC （System-on-Integrated-Chips，集成芯片系統(tǒng)）。CoWoS 于 2011 年推出，2013 年在賽靈思 28nm 的 FPGA 上量產(chǎn)，之后隨著 AI 的發(fā)展被 大量采用，包括

34、英偉達(dá)的 GP 100、谷歌的 TPU 2.0 等；InFO 于 2014 年投入研發(fā)，2016 年臺 積電利用該技術(shù)獲得了蘋果 APU（A10）訂單，InFO 成為臺積電獨(dú)占蘋果 A 系列處理器訂單的 關(guān)鍵；SoIC 還處于研發(fā)中，預(yù)計(jì) 2021 年量產(chǎn)。2、中芯國際攜手封測廠入局2014 年中芯國際與長電科技合資成立中芯長電，由中芯國際控股。中芯長電是全球首家采 用集成電路前段芯片制造體系和標(biāo)準(zhǔn)，采用獨(dú)立專業(yè)代工模式服務(wù)全球客戶的中段硅片制造企業(yè)。 以先進(jìn)的凸塊和再布線加工起步，中芯長電致力于提供中段硅片制造和測試服務(wù)，并進(jìn)一步發(fā)展 先進(jìn)的三維系統(tǒng)集成芯片業(yè)務(wù)。目前中芯長電位于江陰的基地提

35、供 12 英寸中段硅片加工，專注于 12 英寸凸塊和先進(jìn)硅片 級封裝；上?；靥峁?8 英寸中段凸塊和硅片級封裝。另外在江陰以及上海兩地均擁有測試廠， 能夠提供測試程序開發(fā)、探針卡制作、晶圓測試、失效分析以及失效測試服務(wù)。中芯國際來自先進(jìn)封裝（凸塊加工及測試業(yè)務(wù)）的收入占比逐年提升，但 2019 年也僅實(shí)現(xiàn) 收入 4.76 億元，占總營收的比例為 2.2%。2020 年 12 月 15 日中芯國際聘任蔣尚義博士為公司董事會副董事長、第二類執(zhí)行董事及戰(zhàn) 略委員會成員。蔣尚義博士曾在臺積電掌舵研發(fā)，并帶領(lǐng)完成臺積電先進(jìn)封裝技術(shù)的開發(fā)。加入 中芯國際后，蔣尚義博士公開表示中芯國際將同時(shí)發(fā)展先進(jìn)工藝和

36、先進(jìn)封裝。隨著蔣尚義博士的 加入，中芯國際在先進(jìn)封裝方面的進(jìn)展值得期待。四、封測廠商經(jīng)營情況（一）封測廠商通過外延增強(qiáng)競爭力封測廠商的發(fā)展歷史是圍繞著并購展開的，其中日月光和中國三巨頭尤其明顯。日月光 1984 年成立，1989 年上市時(shí)便已全球排名第二，之后十年完成了三次重要并購， 于 2003 年成功超過安靠成為全球第一大封測廠商。之后公司仍然沒有停止并購步伐，至今仍然 保持著全球第一的位置。2018 年日月光更與排名第四的矽品以股份轉(zhuǎn)換方式設(shè)立日月光投控， 日月光投控的規(guī)模約為第二名安靠的兩倍，封測領(lǐng)域龍頭地位進(jìn)一步鞏固。中國三大封測廠商長電科技、通富微電、華天科技均在 2015 年前后

37、通過收購海外封測廠而 躋身全球前列。其中長電科技以當(dāng)時(shí)全球第六的地位收購新加坡全球第四的星科金朋，成為全球 第三大封測廠商。（二）國內(nèi)四大封測廠商經(jīng)營數(shù)據(jù)在國內(nèi)四大封測廠商中，長電科技的體量遠(yuǎn)遠(yuǎn)領(lǐng)先，通富微電、華天科技體量接近，晶方科 技聚焦傳感器市場體量較小。從研發(fā)投入來看，晶方科技所有收入均來自于先進(jìn)封裝，所以研發(fā) 投入率高達(dá) 22%，遠(yuǎn)遠(yuǎn)超過其他三家；通富微電聚焦在處理器、存儲等高端封裝市場，研發(fā)投 入率也明顯高于長電科技和華天科技。從人均創(chuàng)收角度，長電科技最高，通富微電、晶方科技接 近，華天科技較低。從毛利率和凈利率來看，晶方科技由于專注于傳感器領(lǐng)域的晶圓級芯片尺寸封裝，毛利率和 凈利

38、率均遠(yuǎn)遠(yuǎn)高于其他封測廠商，但隨著 2014 年收購的資產(chǎn)進(jìn)入折舊而收入并未跟上，其毛利 率和凈利率均在 2015 年明顯下降。長電科技、通富微電、華天科技在 2016 年將收購的企業(yè)并表后，由于處于整合階段，整體 毛利率、凈利率均出現(xiàn)下滑，其中長電科技尤其明顯，毛利率最低，僅 11%左右，并且多次出 現(xiàn)虧損。從 2019 年開始，國內(nèi)四大封測廠商均迎來了業(yè)績改善。晶方科技在 2019 年因 CIS 缺貨漲 價(jià)表現(xiàn)最好，毛利率和凈利率從 2019Q2 開始同比改善。2019Q4 四大封測廠毛利率均同比提高， 2020 年四大封測廠商業(yè)績繼續(xù)改善，毛利率、凈利率均同比提高。從收益質(zhì)量來看，2020

39、 年前三季度長電科技、華天科技、晶方科技超過 80%的凈利潤來自 于經(jīng)常性收益，其中長電科技扣非后凈利潤實(shí)現(xiàn)扭虧為盈；通富微電約 42%的凈利潤來自非經(jīng) 常性損益，其中主要是政府補(bǔ)助。四家封測廠商的經(jīng)營性現(xiàn)金流情況均很好，2020 年前三季度 的凈利潤現(xiàn)金含量均在 100%以上。從客戶集中度來看，長電科技、華天科技客戶相對分散，2019 年前五大客戶收入占比分別 為 33%、17%；通富微電、晶方科技客戶相對集中，2019 年前五大客戶收入占比分別為 67%、 80%。通富微電由于收購 AMD 的封測廠，AMD 成為其第一大客戶，2019 年貢獻(xiàn) 49%的收入。 晶方科技由于集中于傳感器領(lǐng)域，

40、客戶也相對集中。長電科技、通富微電、華天科技均曾大額收購海外封測廠，從而形成了較高的商譽(yù)。截止 2019 年 12 月 31 日，商譽(yù)分別為 22.14 億元、10.99 億元、8.11 億元，占全年收入的比例分別 為 9%、13%、10%。長電科技的商譽(yù)來自收購星科金朋 100%的股權(quán)；通富微電商譽(yù)來自收購 通富超威蘇州和通富超威檳城85%的股權(quán)；華天科技商譽(yù)來自多個(gè)收購，其中最主要的是Unisem （友尼森）和宇芯成都，分別為 3.67 億元和 4.26 億元。（三）國內(nèi)四大封測廠定增擴(kuò)產(chǎn)，長期受益本地需求增加在產(chǎn)能供不應(yīng)求的情況下，國內(nèi)四大封測廠商均于近期發(fā)布定增擴(kuò)產(chǎn)計(jì)劃，其中通富微電、 晶方科技分別于 2020 年 2 月和 3 月首次公告定增預(yù)案，已于 2020 年 11 月和 2021 年