電子技術(shù)基礎(chǔ)實(shí)驗(yàn)報(bào)告

1、精選優(yōu)質(zhì)文檔-傾情為你奉上精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)專心-專注-專業(yè)精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)電子技術(shù)實(shí)驗(yàn)報(bào)告學(xué)號(hào)： 2015 姓名： 劉 娟 專業(yè)： 教育技術(shù)學(xué) 實(shí)驗(yàn)三 單級(jí)交流放大器（二）實(shí)驗(yàn)?zāi)康?. 深入理解放大器的工作原理。2. 學(xué)習(xí)測(cè)量輸入電阻、輸出電阻及最大不失真輸出電壓幅值的方法。3. 觀察電路參數(shù)對(duì)失真的影響.4. 學(xué)習(xí)毫伏表、示波器及信號(hào)發(fā)生器的使用方法。二. 實(shí)驗(yàn)設(shè)備: 1、實(shí)驗(yàn)臺(tái) 2、示波器 3、數(shù)字萬用表三、預(yù)習(xí)要求熟悉單管放大電路。了解飽和失真、截止失真和固有失真的形成及波形。掌握消除失真方法。四、實(shí)驗(yàn)內(nèi)容及步驟實(shí)驗(yàn)前校準(zhǔn)示波器，檢查信

2、號(hào)源。按圖3-1接線。 圖3-11、測(cè)量電壓參數(shù)，計(jì)算輸入電阻和輸出電阻。調(diào)整RP2，使VC=Ec/2（取67伏），測(cè)試VB、VE、Vb1的值，填入表3-1中。 表3-1 調(diào) 整 RP2測(cè) 量VC(V)Ve（V）Vb（V）Vb1（V）6.890.00 0.665.96輸入端接入f=1KHz、Vi=20mV的正弦信號(hào)。分別測(cè)出電阻R1兩端對(duì)地信號(hào)電壓Vi及Vi按下式計(jì)算出輸入電阻Ri ：測(cè)出負(fù)載電阻RL開路時(shí)的輸出電壓V ，和接入RL（2K）時(shí)的輸出電壓V0 , 然后按下式計(jì)算出輸出電阻R0；將測(cè)量數(shù)據(jù)及實(shí)驗(yàn)結(jié)果填入表3-2中。 表3-2Vi（mV）Vi(mV)Ri（?）V（V）V0（V）R0（

3、?）6.8910.81703.71.460.722055.52、觀察靜態(tài)工作點(diǎn)對(duì)放大器輸出波形的影響,將觀察結(jié)果分別填入表3-3，3-4中。輸入信號(hào)不變，用示波器觀察正常工作時(shí)輸出電壓Vo的波形并描畫下來。逐漸減小RP2的阻值，觀察輸出電壓的變化，在輸出電壓波形出現(xiàn)明顯失真時(shí)，把失真的波形描畫下來，并說明是哪種失真。( 如果R P2=0后，仍不出現(xiàn)失真，可以加大輸入信號(hào)Vi，或?qū)b1由100K改為10K，直到出現(xiàn)明顯失真波形。)逐漸增大RP2的阻值，觀察輸出電壓的變化，在輸出電壓波形出現(xiàn)明顯失真時(shí)，把失真波形描畫下來，并說明是哪種失真。如果RP2=1M后，仍不出現(xiàn)失真，可以加大輸入信號(hào)Vi，

4、直到出現(xiàn)明顯失真波形。 表 3-3阻值波 形何種失真正常不失真RP2減小飽和失真RP2增大截止失真調(diào)節(jié)RP2使輸出電壓波形不失真且幅值為最大（這時(shí)的電壓放大倍數(shù)最大），測(cè)量此時(shí)的靜態(tài)工作點(diǎn)Vc、VB、Vb1和VO 。 表 3-4Vb1(V)VC(V)VB(V)VO(V)7.312.540.670.87五、實(shí)驗(yàn)報(bào)告分析輸入電阻和輸出電阻的測(cè)試方法。按照電路圖連接好電路后，調(diào)節(jié)RP2，使Vc的值在6-7V之間，此時(shí)使用萬用表。接入輸入信號(hào)1khz 20mv后，用示波器測(cè)試Vi與Vi，記錄數(shù)據(jù)。用公式計(jì)算出輸入電阻的值。在接入負(fù)載RL和不接入負(fù)載時(shí)分別用示波器測(cè)試Vo的值，記錄數(shù)據(jù)，用公式計(jì)算出輸出

5、電阻的值。討論靜態(tài)工作點(diǎn)對(duì)放大器輸出波形的影響。靜態(tài)工作點(diǎn)過低，波形會(huì)出現(xiàn)截止失真，即負(fù)半軸出現(xiàn)失真；靜態(tài)工作點(diǎn)過高，波形會(huì)出現(xiàn)飽和失真，即正半軸出現(xiàn)失真。實(shí)驗(yàn)四 負(fù)反饋放大電路實(shí)驗(yàn)?zāi)康?1、熟悉負(fù)反饋放大電路性能指標(biāo)的測(cè)試方法。 2、通過實(shí)驗(yàn)加深理解負(fù)反饋對(duì)放大電路性能的影響。二、實(shí)驗(yàn)設(shè)備 1、實(shí)驗(yàn)臺(tái) 2、示波器 3、數(shù)字萬用表 三、預(yù)習(xí)要求1、熟悉單管放大電路，掌握不失真放大電路的調(diào)整方法。2、熟悉兩級(jí)阻容耦合放大電路靜態(tài)工作點(diǎn)的調(diào)整方法。3、了解負(fù)反饋對(duì)放大電路性能的影響。四、實(shí)驗(yàn)電路實(shí)驗(yàn)電路如圖4-1所示： 圖4-1實(shí)驗(yàn)注意事項(xiàng)： 實(shí)驗(yàn)中如發(fā)現(xiàn)寄生振蕩，可采用以下措施消除：重新布線，盡

6、可能走短線。避免將輸出信號(hào)的地引回到放大器的輸入級(jí)。T1管cb間接30pF的電容。分別使用測(cè)量儀器，避免互相干擾。五、實(shí)驗(yàn)內(nèi)容及步驟 1、調(diào)整靜態(tài)工作點(diǎn)連接、點(diǎn)，使放大器處于反饋工作狀態(tài)。經(jīng)檢查無誤后接通電源。調(diào)整RP1、RP2(記錄當(dāng)前有效值), 使VC1=（ 67V ）、VC2=（67V），測(cè)量各級(jí)靜態(tài)工作點(diǎn)，填入表4-1中。斷開電路測(cè)量并記錄偏置電阻 表4-1待測(cè)參數(shù)VC1VB1VE1VC2VB2VE2RARB計(jì)算值測(cè)量值6.492.720.166.064.003.3628k16.0k相對(duì)誤差 2、觀察負(fù)反饋對(duì)放大倍數(shù)的影響。從信號(hào)源輸出Vi頻率為1KHz幅度小于2mV（保證輸出波形不失

7、真）的正弦波。輸出端不接負(fù)載，分別測(cè)量電路在無反饋（，斷開）與有反饋工作時(shí)（與連接 ）空載下的輸出電壓Vo，同時(shí)用示波器觀察輸出波形，注意波形是否失真。若失真，減少Vi并計(jì)算電路在無反饋與有反饋工作時(shí)的電壓放大倍數(shù)AV，記入表4-2中。 表4-2 待測(cè)參數(shù)工作方式Vi(mV)V0(V)Av（測(cè)量）Av（理論）無反饋RL=2.01.16580RL=5.1K2.00.86430有反饋RL=2.00.99495RL=5.1K2.00.753753、觀察負(fù)反饋對(duì)放大倍數(shù)穩(wěn)定性的影響。 RL=5.1K，改變電源電壓將Ec從12V變到10V。分別測(cè)量電路在無反饋與有反饋工作狀態(tài)時(shí)的輸出電壓，注意波形是否失

8、真，并計(jì)算電壓放大倍數(shù)，穩(wěn)定度。記入表4-3中。 表4-3 待測(cè)參數(shù)工作方式EC=12VEC=10VV0(v)AVV0(v)AV無反饋0.86430有反饋0.753754、觀察負(fù)反饋對(duì)波形失真的影響電路無反饋，Ec=12V, RL=5.1K，逐漸加大信號(hào)源的幅度，用示波器觀察輸出波形出現(xiàn)臨界失真，用毫伏表測(cè)量Vi 、Vo和V0P-P值，記入表4-4中。電路接入反饋（a與a連接）,其它參數(shù)不變， 用毫伏表測(cè)量Vi 、Vo和V0P-P值，記入表4-4中。逐漸加大信號(hào)源的幅度，用示波器觀察輸出波形出現(xiàn)臨界失真，用毫伏表測(cè)量Vi 、Vo和V0P-P值，記入表4-4中。 表4-4待測(cè)參數(shù)工作方式 Vi(

9、mV)V0(V)V0P-P(V)無反饋臨 界2臨 界2.44.8有反饋Vi同無反饋2V。同無反饋4.8臨 界臨 界1.982,965、*幅頻特性測(cè)量（對(duì)帶寬的影響）在上述實(shí)驗(yàn)基礎(chǔ)上，不接負(fù)載、EC=12V，分別在有、無反饋的情況下調(diào)信號(hào)源使f改變（ 保持Vi不變 ）測(cè)量Vo，且在0.707VO處多測(cè)幾點(diǎn)，找出上、下限頻率。數(shù)據(jù)記入表4-5和表4-6中。 表4-5頻率方式f（KHz）0.0780.1251.21.51.92.12.36.815無反饋Vo（V）1.641.961.680.707Vomax2.42.4Vomax2.41.680.707Vomax2.321.92AV3283924804

10、80480480480464384 表4-6頻率方式f（KHz）0.091.0981.11.51.72.12.37.011有反饋Vo（V）1.751.831.40.707Vomax22Vomax21.40.707Vomax3.723.68AV350364400400400400400六、實(shí)驗(yàn)報(bào)告1、整理實(shí)驗(yàn)數(shù)據(jù)，填入表中并按要求進(jìn)行計(jì)算。2、總結(jié)負(fù)反饋對(duì)放大器性能的影響。 有負(fù)反饋，放大器的放大倍數(shù)降低了，提高放大信號(hào)的穩(wěn)定性，減小失真。實(shí)驗(yàn)七 運(yùn)算放大器的基本運(yùn)算電路實(shí)驗(yàn)?zāi)康?1、了解運(yùn)算放大器的基本使用方法。 2、應(yīng)用集成運(yùn)放構(gòu)成的基本運(yùn)算電路，測(cè)定它們的運(yùn)算關(guān)系。學(xué)會(huì)使用線性組件uA74

11、1。二、實(shí)驗(yàn)設(shè)備 1、實(shí)驗(yàn)臺(tái) 2、示波器 3數(shù)字萬用表。三、實(shí)驗(yàn)說明運(yùn)算放大器有三種連接方式：反相、同相和差動(dòng)輸入，本實(shí)驗(yàn)主要做比例運(yùn)算。四、實(shí)驗(yàn)內(nèi)容及步驟1、調(diào)零：按圖7-1接線，接通電源后，調(diào)節(jié)調(diào)零電位器RP，使輸出Vo=0（小于10mV），運(yùn)放調(diào)零后，在后面的實(shí)驗(yàn)中均不用調(diào)零了。 圖7-12、反相比例運(yùn)算：電路如圖7-2所示，根據(jù)電路參數(shù)計(jì)算Av=VO/Vi=？按表7-1給定的Vi值計(jì)算和測(cè)量對(duì)應(yīng)的V0值，把結(jié)果記入表7-1中。圖7-2反相比例運(yùn)算 表7-1Vi（V）0.30.50.71.01.11.2理論計(jì)算值 V0（V）-3.0-5.0-7.0-10-11-12實(shí)際測(cè)量值 V0（V）

12、-3.0-5.0-7.1失真失真失真實(shí)際放大倍數(shù) Av101010.1臨界失真值：0.86v 3、同相比例運(yùn)算：電路圖如7-3所示：圖7-3根據(jù)電路參數(shù)，按給定的Vi值計(jì)算和測(cè)量出對(duì)應(yīng)不同Vi值的Vo值,把計(jì)算結(jié)果和實(shí)測(cè)數(shù)據(jù)填入表7-2中。 同相比例運(yùn)算 表7-2Vi（V）0.30.50.71.01.11.2理論計(jì)算值 V0（V）3.05.07.0101112實(shí)際測(cè)量值 V0（V）2.924.646.56失真失真失真實(shí)際放大倍數(shù) AV9.739.289.37五、實(shí)驗(yàn)報(bào)告 1、整理實(shí)驗(yàn)數(shù)據(jù)，填入表中。2、分析各運(yùn)算關(guān)系。經(jīng)過實(shí)際測(cè)量與運(yùn)算，可知比例為10倍。 3、分析Vi超過1.0 V時(shí)，輸出V

13、o電壓現(xiàn)象。 由于實(shí)驗(yàn)器材等的影響在Vi=0.86的時(shí)候失真。Vi超過1.0時(shí)，V。更是出現(xiàn)失真現(xiàn)象，示波器得到不規(guī)則的正弦圖數(shù)字部分實(shí)驗(yàn)實(shí)驗(yàn)二 組合邏輯電路分析一實(shí)驗(yàn)?zāi)康恼莆战M合邏輯電路的分析方法驗(yàn)證半加器、全加器、半減器、全減器、奇偶校驗(yàn)器、原碼/反碼轉(zhuǎn)換器邏輯功能。二、實(shí)驗(yàn)設(shè)備及器件SAC-DS4數(shù)字邏輯實(shí)驗(yàn)箱 1個(gè)萬用表 1塊74LS00 四二輸入與非門 3片74LS86 四二輸入異或門 1片三、實(shí)驗(yàn)內(nèi)容與步驟1、分析半加器的邏輯功能用兩片74LS00（引腳見附錄）按圖41接線。74LS00芯片14腳接+5V,7腳接地。圖41（2） 寫出該電路的邏輯表達(dá)式，列真值表按表4-1的要求改變

14、A、B輸入，觀測(cè)相應(yīng)的S、C值并填入表4-1中。比較表4-1與理論分析列出的真值表，驗(yàn)證半加器的邏輯功能。 表4-1 輸 入輸 出ABSC0000011010101100 2、分析全加器的邏輯功能1）用三片74LS00按圖4-2接好線。74LS00芯片14腳接 +5v,7腳接地.圖4-2析該線路，寫出Sn、Cn的邏輯表達(dá)式，列出其真值表。表4-2利用開關(guān)改變An、Bn、Cn-1的輸入狀態(tài)，借助指示燈或萬用表觀測(cè)Sn、Cn的值填入表4-2中。表4-2的值與理論分析列出的真值表加以比較，驗(yàn)證全加器的邏輯功能。 表4-2輸 入輸 出AnBnCn-1SnCn0000000110010100110110

15、010101011100111111 3、分析半減器的邏輯功能用兩片74LS00按圖4-3接好線。74LS00芯片14腳接 +5v,7腳接地.圖4-3（2）分析該線路，寫出D、C的邏輯表達(dá)式，列出真值表。（3）按表4-3改變開關(guān)A、B狀態(tài)，觀測(cè)D、C的值并填入表4-3中。（4）將表4-3與理論分析列出的真值表進(jìn)行比較，驗(yàn)證半減器的邏輯功能。 表4-3輸 入 輸 出ABDC00000111101011004、分析全減器的邏輯功能圖4-4（1）用一片74LS86和兩片74LS00按圖4-4接線。各片的14腳接 +5V,7腳接地。（2） 分析該線路，寫出Dn、Cn的邏輯表達(dá)式，列出真值表。按表4-4

16、改變An、Bn、Cn-1的開關(guān)狀態(tài)，借助萬用表或指示燈觀測(cè)輸出Dn、Cn的狀態(tài)并填入表4-4中。對(duì)比表4-4和理論分析列出的真值表，驗(yàn)證全減器的邏輯功能。 表4-4輸 入輸 出AnBnCn-1DnCn0000000111010110110110010101011100111110 5、分析四位奇偶校驗(yàn)器的邏輯功能1)用74LS86按圖4-5接好線。74LS86芯片14腳接 +5v,7腳接地.圖4-5 2）分析該線路，寫出邏輯表達(dá)式，列出真值表。3) 按表4-5改變A、B、C、D開關(guān)狀態(tài)，借助指示燈或萬用表觀測(cè)輸出F狀態(tài)，填入表4-5中。對(duì)比表4-5與理論分析列出的真值表，驗(yàn)證奇偶校驗(yàn)器的邏輯功

17、能。 表4-5 輸 入輸 出ABCDQ00000000110010100110010010101001100011111000110010101001011111000110111110111110五、實(shí)驗(yàn)報(bào)告要求1、將各組合邏輯電路的觀測(cè)結(jié)果認(rèn)真填入表格中。2、分析各組合邏輯電路的邏輯功能。半加器：不考慮來自低位的進(jìn)位而只將兩個(gè)1位二進(jìn)制數(shù)相加。全加器：兩個(gè)多位二進(jìn)制相加時(shí)，出最低位以外，其他每一位相加都要考慮低位的進(jìn)位。全減器：采用本位結(jié)果和借位來顯示，將兩個(gè)二進(jìn)制數(shù)進(jìn)行減法運(yùn)算。3、學(xué)會(huì)用與非門設(shè)計(jì)半加器、全加器、半減器、全減器。4、獨(dú)立操作，交出完整的實(shí)驗(yàn)報(bào)告。實(shí)驗(yàn)三 3/8譯碼器一、

18、實(shí)驗(yàn)?zāi)康?、掌握中規(guī)模集成電路譯碼器的工作原理及邏輯功能。學(xué)習(xí)譯碼器的靈活應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個(gè)萬用表 1塊74LS138 3-8線譯碼器 2片74LS20 雙四輸入與非門 1片三、實(shí)驗(yàn)內(nèi)容與步驟74LS138管腳圖見附錄，其與非門組成邏輯圖見圖5-1。圖5-1控制輸入端S1=1，S2=S3=0，譯碼器工作，否則譯碼器禁止，所有輸出端均為高電平。1、譯碼器邏輯功能測(cè)試1) 按圖5-2接線。圖5-2根據(jù)表5-1，利用開關(guān)設(shè)置S1、S2、S3、及A2、A1、A0的狀態(tài)，借助指示燈或萬用表觀測(cè)Q0-Q7的狀態(tài)，記入表5-1中。 表5-1輸 入輸 出 S1S2S

19、3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q701111111111111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110 2、 用兩片74LS138組成4-16線譯碼器按圖5-3接線，利用開關(guān)改變輸入D0-D3的狀態(tài)，借助指示燈或萬用表監(jiān)測(cè)輸出端，記入表5-2中，寫出各輸出端的邏輯函數(shù)。圖5-3表5-2輸 入輸 出D3D2D1D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q1500

20、000111111111111111000110111111111111110010110111111111111100111110111111111111010011110111111111110101111110111111111101101111110111111111011111111110111111111000111111110111111110011111111110111111101011111111110111111011111111111110111111001111111111110111110111111111111110111110111111111111110111

21、1111111111111111103、利用譯碼器組成全加器線路 用74LS138和74LS20按圖5-4接線，74LS20芯片14腳接 +5v,7腳接地.利用開關(guān)改變輸入Ai、Bi、Ci-1的狀態(tài)，借助指示燈或萬用表觀測(cè)輸出Si、Ci的狀態(tài)，記入表5-3中，寫出輸出端的邏輯表達(dá)式。 圖5-4輸 入輸 出S1AiBiCi-1SiCi000100000100110101010101101110010110101111001111111表5-3四、實(shí)驗(yàn)要求：1、整理各步實(shí)驗(yàn)結(jié)果，列出相應(yīng)實(shí)測(cè)真值表。輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000000000010010000001001

22、00000010001100001000100000100001010010000011001000000111100000002、總結(jié)譯碼器的邏輯功能及靈活應(yīng)用情況。 只有當(dāng)S。=1、S1+S2=0，譯碼器才處于正常工作，否則被禁止。其中A2、A1、A0為地址輸入端，Y 0Y 7為譯碼輸出端，S1、S2、S3為使能端。譯碼器將每種二進(jìn)制代碼組合譯成對(duì)應(yīng)的一根輸出線上的電平信號(hào)，3-8譯碼器是3位二進(jìn)制代碼，八種組合，故有8個(gè)對(duì)應(yīng)的輸出信號(hào)。實(shí)驗(yàn)五 數(shù)據(jù)選擇器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康恼莆罩幸?guī)模集成電路數(shù)據(jù)選擇器的工作原理及邏輯功能。學(xué)習(xí)數(shù)據(jù)選擇器的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)

23、箱 1個(gè)萬用表 1塊74LS153雙四選一數(shù)據(jù)選擇器 1片三、實(shí)驗(yàn)內(nèi)容與步驟 74LS153雙四選一數(shù)據(jù)選擇器，其引腳圖見附錄。兩個(gè)選擇器各有一個(gè)控制端（S1、S2），共用一組輸入選擇代碼A0-A1，輸出為原碼，其內(nèi)部邏輯圖如圖9-1所示。圖9-174LS153雙四選一數(shù)據(jù)選擇器功能測(cè)試按圖9-2接線。 圖9- 利用開關(guān)按表9-1改變輸入選擇代碼的狀態(tài)及輸入數(shù)據(jù)的狀態(tài)，借助指示燈或萬用表觀測(cè)輸出Q的狀態(tài)填入表9-1中。 表9-1輸 入輸 出SA1A0DQ10000D0D。001D1D1010D2D2011D3D3用74LS153雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)全加功能全加器的真值表表9-2 全加器的真值

24、表輸 入輸 出ABCn-1SC0000000110010100110110010101011100111111表中S為全加器的和，C為向高位進(jìn)位。用“74LS153雙四選一數(shù)據(jù)選擇器”的8個(gè)置數(shù)端實(shí)現(xiàn)Cn-1,則全加器功能如下表：表9-3 “雙四選一數(shù)據(jù)選擇器”構(gòu)成全加器功能表輸 入輸 出ABC1C2SC000 1D00 2D000001 1D00 2D010011 1D10 2D110010 1D11 2D101101 1D2O 2D2 10100 1D21 2D201110 1D31 2D301111 1D31 2D311按圖9-3接線。圖9-3改變開關(guān)輸入狀態(tài)，借助指示燈或萬用表觀測(cè)輸出

25、，驗(yàn)證全加器功能。10腳接地，13腳接電源。改變開關(guān)輸入狀態(tài)，借助指示燈或萬用表觀測(cè)輸出，驗(yàn)證全加器功能。四、實(shí)驗(yàn)要求 1、分析數(shù)據(jù)選擇器的邏輯功能。地址輸入輸出A1A0Y00D001D110D211D3 2、分析用數(shù)據(jù)選擇器實(shí)現(xiàn)全加功能的機(jī)理。 當(dāng)使能控制端 非S1=0，非S2=0時(shí)，數(shù)據(jù)選擇器才能正常工作，使能控制端為低電平有效。 實(shí)驗(yàn)六 觸發(fā)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康恼莆誅觸發(fā)器和J-K觸發(fā)器的邏輯功能及觸發(fā)方式。熟悉現(xiàn)態(tài)和次態(tài)的概念及兩種觸發(fā)器的次態(tài)方程。二、實(shí)驗(yàn)設(shè)備及器件SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個(gè)萬用表 1塊74LS74 雙D觸發(fā)器 1片74LS112雙J-K觸發(fā)器 1片三、實(shí)驗(yàn)

26、內(nèi)容與步驟74LS74觸發(fā)器邏輯功能測(cè)試1）按圖10-1接線。圖10-12）直接置位（SD）端復(fù)位（RD）端功能測(cè)試。利用開關(guān)按表10-1改變、的邏輯狀態(tài)（D,CP狀態(tài)隨意），借助指示燈或萬用表觀測(cè)相應(yīng)的、狀態(tài)，結(jié)果記入表10-1中。表10-1輸 入輸 出CPDQ1011011101100011 任意狀態(tài)3）與CP端功能測(cè)試從端輸入單個(gè)脈沖,按表10-2改變開關(guān)狀態(tài)。將測(cè)試結(jié)果記入表10-2中。 表10-2輸 入輸 出 n+1DCP原狀態(tài)n=0原狀態(tài)n=10110011001111111112、74LS112 觸發(fā)器邏輯功能測(cè)試。按圖10-2接線。圖10-2 2）直接置位（）復(fù)位（）功能測(cè)試

27、利用開關(guān)按表10-3改變 和的 狀態(tài)，J、K、CP可以為任意狀態(tài)，借用指示燈和萬用表觀察輸出狀態(tài)并將結(jié)果記入表10-3中。 表10-3輸 入輸 出CPJKQ101010110111010101100011任意狀態(tài) 3） 翻轉(zhuǎn)功能測(cè)試。 圖10-2中CP端加單脈沖，按表10-4利用開關(guān)改變各端狀態(tài)，借助指示燈或萬用表觀測(cè)輸出端，狀態(tài)記入表10-4。 表10-4 輸 入輸 出 Qn+1JKCP原狀態(tài)n=0原狀態(tài)n=1001101011001011101011000101101011011111101011010五、實(shí)驗(yàn)要求1、整理實(shí)驗(yàn)數(shù)據(jù)填好表格.2、分析各觸發(fā)器功能. Jk觸發(fā)器JKQn+100Qn01010111翻轉(zhuǎn)D觸發(fā)器DQn+10011 3、交出完整的實(shí)驗(yàn)報(bào)告.實(shí)驗(yàn)八 555定時(shí)器實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康氖煜?55定時(shí)器的工作原理及邏輯功能。學(xué)習(xí)555定時(shí)器的應(yīng)用。二、實(shí)驗(yàn)設(shè)備及器件SAC-DS4數(shù)字邏輯電路實(shí)驗(yàn)箱 1個(gè)示波器 1臺(tái)555集成定時(shí)器 1片電阻 33K 、100K 各