北京郵電大學(xué)小學(xué)期數(shù)字基帶傳輸系統(tǒng)實(shí)驗(yàn)報(bào)告

1、2010年小學(xué)期電路綜合實(shí)驗(yàn)數(shù)字基帶傳輸系統(tǒng)學(xué)院： 信息與通信工程學(xué)院 班級(jí)： 學(xué)號(hào)： 序號(hào)： 姓名： 復(fù)雜： 采樣判決實(shí)驗(yàn)?zāi)康模?）理解數(shù)字語(yǔ)音傳輸系統(tǒng)的原理和構(gòu)成，以及各個(gè)功能模塊的功能和實(shí)現(xiàn)原理。（2）掌握FPGA的設(shè)計(jì)流程和設(shè)計(jì)方法，熟練掌握應(yīng)用軟件Quartus = 2 * ROMAN II和Modelsim的使用。（3）學(xué)習(xí)并掌握FPGA的自頂向下的設(shè)計(jì)思想，并熟練使用VHD倦L語(yǔ)言編程設(shè)計(jì)芯片。（4）學(xué)會(huì)舵借助Matlab仿真系統(tǒng)進(jìn)行系舵統(tǒng)各項(xiàng)性能的驗(yàn)證。（5）鍛煉自舵身調(diào)試硬件電路板的能力，培養(yǎng)獨(dú)舵立解決問(wèn)題的能力。二、實(shí)驗(yàn)內(nèi)容舵與實(shí)驗(yàn)原理主要完成對(duì)接收到的信構(gòu)號(hào)進(jìn)行采樣，并對(duì)

2、采樣值進(jìn)行判決構(gòu)。在這次仿真設(shè)計(jì)中，噪聲是當(dāng)輸構(gòu)入信號(hào)過(guò)來(lái)之后才加上的，故采樣構(gòu)時(shí)刻取第一個(gè)非零值到來(lái)的時(shí)刻，構(gòu)此后每隔一定時(shí)間進(jìn)行一次抽樣。構(gòu)抽樣后就進(jìn)行判決，發(fā)送信號(hào)是采佯用雙極性碼，最佳的判決準(zhǔn)則是；佯如果采樣值大于零，則判為1，語(yǔ)對(duì)應(yīng)單極性碼的0，如果采樣值小語(yǔ)于零，則判為1，對(duì)應(yīng)1。由圖語(yǔ)2-17所示的接收信號(hào)的眼圖也語(yǔ)可以看出，判決的最佳門(mén)限為零，語(yǔ)和理論值相同。采樣判決模塊的M語(yǔ)odelsim仿真的參考結(jié)果如語(yǔ)圖2-17：圖2-17 采樣貞判決模塊的Modelsim仿真貞結(jié)果其中din是輸入的34bi貞t的信號(hào)，dout是判決輸出的盞信號(hào)，clk是總時(shí)鐘，clk_盞5是采樣時(shí)鐘，

3、這個(gè)時(shí)鐘在第一個(gè)盞采樣點(diǎn)確定后才開(kāi)始產(chǎn)生，并且頻盞率是總時(shí)鐘的五分之一，從仿真圖盞中看出紅線消失的地方就是開(kāi)始采盞樣的時(shí)刻，并且以后每五個(gè)時(shí)鐘采盞一次樣。實(shí)驗(yàn)設(shè)計(jì)以下為一個(gè)模5螢的加法計(jì)數(shù)器。因?yàn)闉V波器要插零螢，所以需要一個(gè)加法器來(lái)實(shí)現(xiàn)對(duì)應(yīng)螢的采樣周期。 其中clear螢為復(fù)位清零。 b為輸出端。a螢rchitecture cou螢nt of cypj is螢 signal b_temp熒:std_logic_vect熒or(2 downto 0):熒=000; sign熒al c:std_logic:熒=0; begin熒 p1:process(clk熒) begin之 if(c=1)th之

4、en if(cl之kevent and clk之=1)then之 if clear=0之thenb馭馭 elsif b_馭temp=100then馭b_temp馭遜 else遜遜+1; end遜if; 遜=b_temp; 運(yùn) end if; 運(yùn)end if;end proc運(yùn)ess p1;為使程序在遇到運(yùn)第一個(gè)非零值時(shí)才執(zhí)行后續(xù)操作所運(yùn)以還應(yīng)設(shè)計(jì)p2如下：p2:pr運(yùn)ocess(clk)b則eginif(c=0則)thenif(a則=0000000000000則000000000000000則0000)then則閘elsec閘end閘if;end if;閘end process閘p2;判決：當(dāng)

5、前面條件滿(mǎn)足后，閘如輸入a為正，則使輸出賦為1，灶如a為負(fù)，則輸出賦為0 灶p3:process(b)灶begini灶f(c=1)then灶if(b=100)灶thenif(灶a(31)=1)then錯(cuò)錯(cuò)1;elsi錯(cuò)f(a(31)=0)the錯(cuò)n錯(cuò)000;en錯(cuò)d if;end揩if;end i揩f; end proce揩ss p3; end cou揩nt;仿真結(jié)果實(shí)驗(yàn)中的問(wèn)題汾及解決本次實(shí)驗(yàn)遇到了很多的問(wèn)題汾，首先是對(duì)實(shí)驗(yàn)?zāi)康牡牟幻鞔_。因汾為整個(gè)實(shí)驗(yàn)包含著4各組員不同的汾部分，所以一開(kāi)始比較混亂。 后定面經(jīng)過(guò)老師的解釋?zhuān)K于明確了實(shí)定驗(yàn)的方向。 其次是實(shí)驗(yàn)編程過(guò)定程中對(duì)vhdl語(yǔ)言的不理解。定經(jīng)過(guò)很多岔路而后看了很多相關(guān)語(yǔ)定言的書(shū)籍后終于有了一點(diǎn)感覺(jué)和頭定緒。因?yàn)関hdl的格式與語(yǔ)法與定以往學(xué)過(guò)的語(yǔ)言也有不同，所以花定費(fèi)了挺長(zhǎng)的時(shí)間來(lái)適應(yīng)。最后面是骸關(guān)于仿真知識(shí)的理解的不透徹。對(duì)骸于modelsim的使用方不熟骸悉。后面漸漸熟悉后才開(kāi)始上手實(shí)骸驗(yàn)總結(jié) 經(jīng)過(guò)此次試驗(yàn)骸漸漸熟悉了fpga的設(shè)計(jì)流程和誨設(shè)計(jì)方法，并相應(yīng)的熟悉了qua傀rtus2和modelsim等傀