手機(jī)PCB-布局和布線方案說(shuō)明

1、.wd.wd.wd.手機(jī)PCB LAYOUT目的：A.是為PCB設(shè)計(jì)者提供必須遵循的規(guī)那么和約定。B. 提高PCB設(shè)計(jì)質(zhì)量和設(shè)計(jì)效率。提高PCB的可生產(chǎn)性、可測(cè)試、可維護(hù)性手機(jī)PCB設(shè)計(jì)最大的特點(diǎn)：集成度高，集成了ABB，DBB，JPEG和PMU給Layout 帶來(lái)：“217Hznoise 問(wèn)題；電源，數(shù)字和模擬局部的相互干擾問(wèn)題；更復(fù)雜的EMI/EMC問(wèn)題；第一節(jié)：設(shè)計(jì)任務(wù)受理APCB設(shè)計(jì)申請(qǐng)流程當(dāng)硬件工程人員需要進(jìn)展PCB設(shè)計(jì)時(shí)，須在?PCB設(shè)計(jì)投板申請(qǐng)表?中提出投板申請(qǐng)，并經(jīng)其工程經(jīng)理和方案處批準(zhǔn)后，流程狀態(tài)到達(dá)指定的PCB設(shè)計(jì)部門審批，此時(shí)硬件工程人員須準(zhǔn)備好以下資料：經(jīng)過(guò)評(píng)審的，完全

2、正確的原理圖，包括紙面文件和電子件；帶有MRPII元件編碼的正式的BOM；PCB構(gòu)造圖，應(yīng)標(biāo)明外形尺寸、安裝孔大小及定位尺寸、接插件定位尺寸、制止布線區(qū)等相關(guān)尺寸；對(duì)于新器件，即無(wú)MRPII編碼的器件，需要提供封裝資料；以上資料經(jīng)指定的PCB設(shè)計(jì)部門審批合格并指定PCB設(shè)計(jì)者前方可開(kāi)場(chǎng)PCB設(shè)計(jì)。B. 理解設(shè)計(jì)要求并制定設(shè)計(jì)方案仔細(xì)審讀原理圖，理解電路的工作條件。如模擬電路的工作頻率，數(shù)字電路的工作速度等與布線要求相關(guān)的要素。理解電路的 基本功能、在系統(tǒng)中的作用等相關(guān)問(wèn)題。在與原理圖設(shè)計(jì)者充分交流的根基上，確認(rèn)板上的關(guān)鍵網(wǎng)絡(luò)，如電源、時(shí)鐘、高速總線等，了解其布線要求。理解板上的高速器件及其布線

3、要求。根據(jù)?硬件原理圖設(shè)計(jì)標(biāo)準(zhǔn)?的要求，對(duì)原理圖進(jìn)展標(biāo)準(zhǔn)性審查。對(duì)于原理圖中不符合硬件原理圖設(shè)計(jì)標(biāo)準(zhǔn)的地方，要明確指出，并積極協(xié)助原理圖設(shè)計(jì)者進(jìn)展修改。在與原理圖設(shè)計(jì)者交流的根基上制定出單板的PCB設(shè)計(jì)方案，填寫(xiě)設(shè)計(jì)記錄表，方案要包含設(shè)計(jì)過(guò)程中原理圖輸入、布局完成、布線完成、信號(hào)完整性分析、光繪完成等關(guān)鍵檢查點(diǎn)的時(shí)間要求。設(shè)計(jì)方案應(yīng)由PCB設(shè)計(jì)者和原理圖設(shè)計(jì)者雙方簽字認(rèn)可。必要時(shí)，設(shè)計(jì)方案應(yīng)征得上級(jí)主管的批準(zhǔn)。第二節(jié)：設(shè)計(jì)過(guò)程A. 創(chuàng)立網(wǎng)絡(luò)表網(wǎng)絡(luò)表是原理圖與PCB的接口文件，PCB設(shè)計(jì)人員應(yīng)根據(jù)所用的原理圖和PCB設(shè)計(jì)工具的特性，選用正確的網(wǎng)絡(luò)表格式，創(chuàng)立符合要求的網(wǎng)絡(luò)表。創(chuàng)立網(wǎng)絡(luò)表的過(guò)程中，

4、應(yīng)根據(jù)原理圖設(shè)計(jì)工具的特性，積極協(xié)助原理圖設(shè)計(jì)者排除錯(cuò)誤。保證網(wǎng)絡(luò)表的正確性和完整性。確定器件的封裝PCB FOOTPRINT創(chuàng)立PCB板根據(jù)單板構(gòu)造圖或?qū)?yīng)的標(biāo)準(zhǔn)板框, 創(chuàng)立PCB設(shè)計(jì)文件；注意正確選定單板坐標(biāo)原點(diǎn)的位置，原點(diǎn)的設(shè)置原那么：?jiǎn)伟遄筮吅拖逻叺难娱L(zhǎng)線交匯點(diǎn)。單板左下角的第一個(gè)焊盤。板框四周倒圓角，倒角半徑5mm。特殊情況參考構(gòu)造設(shè)計(jì)要求。B. 布局根據(jù)構(gòu)造圖設(shè)置板框尺寸，按構(gòu)造要素布置安裝孔、接插件等需要定位的器件，并給這些器件賦予不可移動(dòng)屬性。按工藝設(shè)計(jì)標(biāo)準(zhǔn)的要求進(jìn)展尺寸標(biāo)注。根據(jù)構(gòu)造圖和生產(chǎn)加工時(shí)所須的夾持邊設(shè)置印制板的制止布線區(qū)、制止布局區(qū)域。根據(jù)某些元件的特殊要求，設(shè)置制

5、止布線區(qū)。綜合考慮PCB性能和加工的效率選擇加工流程。加工工藝的優(yōu)選順序?yàn)椋涸鎲蚊尜N裝元件面貼、插混裝元件面插裝焊接面貼裝一次波峰成型雙面貼裝元件面貼插混裝、焊接面貼裝。但對(duì)手機(jī)小而薄的特點(diǎn)，手機(jī)單板的組裝形式通常為雙面全SMD。組裝形式示意圖PCB設(shè)計(jì)特征I、單面全SMD 僅一面裝有SMDII、雙面全SMDA/B面裝有SMDIII、單面元件混裝僅A面裝有元件，既有SMD又有THCIV、A面元件混裝B面僅貼簡(jiǎn)單SMDA面混裝，B面僅裝簡(jiǎn)單SMDV、A面插件 B面僅貼簡(jiǎn) 單SMDA面裝THC，B面僅裝簡(jiǎn)單SMD 注：簡(jiǎn)單SMD-CHIP、SOT、引線中心距大于1 mm的SOP。布局操作的 基

6、本原那么遵照“先大后小，先難后易的布置原那么，即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局布局中應(yīng)參考原理框圖，根據(jù)單板的主信號(hào)流向規(guī)律安排主要元器件布局應(yīng)盡量滿足以下要求:總的連線盡可能短，關(guān)鍵信號(hào)線最短;高電壓、大電流信號(hào)與小電流，低電壓的弱信號(hào)完全分開(kāi);模擬信號(hào)與數(shù)字信號(hào)分開(kāi)；高頻信號(hào)與低頻信號(hào)分開(kāi)；高頻元器件的間隔要充分一樣構(gòu)造電路局部，盡可能采用“對(duì)稱式標(biāo)準(zhǔn)布局；按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)優(yōu)化布局；器件布局柵格的設(shè)置，一般IC器件布局時(shí)，柵格應(yīng)為50-100 mil,小型外表安裝器件，如外表貼裝元件布局時(shí)，柵格設(shè)置應(yīng)不少于25mil。如有特殊布局要求，應(yīng)雙方溝通后確定。同類型

7、插裝元器件在X或Y方向上應(yīng)朝一個(gè)方向放置。同一種類型的有極性分立元件也要力爭(zhēng)在X或Y方向上保持一致，便于生產(chǎn)和檢驗(yàn)。發(fā)熱元件要一般應(yīng)均勻分布，以利于單板和整機(jī)的散熱，除溫度檢測(cè)元件以外的溫度敏感器件應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。元器件的排列要便于調(diào)試和維修，亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。需用波峰焊工藝生產(chǎn)的單板，其緊固件安裝孔和定位孔都應(yīng)為非金屬化孔。當(dāng)安裝孔需要接地時(shí), 應(yīng)采用分布接地小孔的方式與地平面連接。焊接面的貼裝元件采用波峰焊接生產(chǎn)工藝時(shí)，阻、容件軸向要與波峰焊?jìng)魉头较虼怪?，阻排及SOPPIN間距大于等于1.27mm元器件軸向與傳送方向平行；PIN間距小

8、于1.27mm50mil)的IC、SOJ、PLCC、QFP等有源元件防止用波峰焊焊接。對(duì)于手機(jī)板元器件的間距建議按照以下原那么設(shè)計(jì)其中間隙指不同元器件最小間隙含焊盤間的間隙或元件體間隙。a) PLCC、QFP、SOP各自之間和相互之間間隙0.5mm20 mil。b) PLCC、QFP、SOP與Chip 、SOT之間間隙0.3mm12 mil。c) Chip、SOT各自之間和相互之間的間隙0.3mm12 mil。d) BGA外形與其他元器件的間隙0.45mm17.7 mil。如果考慮要Underfill,BGA外形(至少是一邊)與其他元器件的間隙0.7mm28 mil。0.7mm的間隙作為點(diǎn)膠邊

9、. 如果有位置相鄰的多個(gè)BGA元件, 那么點(diǎn)膠邊的位置應(yīng)一致。e) PLCC外表貼轉(zhuǎn)接插座與其他元器件的間隙0.5mm20 mil。 f) 外表貼片連接器與連接器之間的間隙0.5mm20 mil。g) 元件到金邊距離應(yīng)該在0. 5mm(20mil)以上。h) 元件到拼板別離邊需大于1mm(40mil)以上。(特殊元件除外,如耳機(jī),底部連接器等)i) 后備電池如需手工焊接，其引腳周圍應(yīng)留出可以用電烙鐵手工焊接的空間，一般 引腳一側(cè)應(yīng)至少留出2mm的空白區(qū)域，同時(shí)旁邊不能有較高的元器件，見(jiàn)圖。IC去偶電容的布局要盡量靠近IC的電源管腳，并使之與電源和地之間形成的回路最短。元件布局時(shí),應(yīng)適當(dāng)考慮使用

10、同一種電源的器件盡量放在一起, 以便于將來(lái)的電源分隔。用于阻抗匹配目的阻容器件的布局，要根據(jù)其屬性合理布置。串聯(lián)匹配電阻的布局要靠近該信號(hào)的驅(qū)動(dòng)端，距離一般不超過(guò)500mil。匹配電阻、電容的布局一定要分清信號(hào)的源端與終端，對(duì)于多負(fù)載的終端匹配一定要在信號(hào)的最遠(yuǎn)端匹配。布局完成后打印出裝配圖供原理圖設(shè)計(jì)者檢查器件封裝的正確性，并且確認(rèn)單板、主板和接插件的信號(hào)對(duì)應(yīng)關(guān)系，經(jīng)確認(rèn)無(wú)誤前方可開(kāi)場(chǎng)布線。手機(jī)PCB設(shè)計(jì)布局原那么：器件集中/隔離原那么保持不同局部信號(hào)的回路的通暢和相對(duì)獨(dú)立器件布局與信號(hào)走向考慮以電路板及器件外形輪廓為設(shè)計(jì)出發(fā)點(diǎn)，有如下兩種自然的信號(hào)走向:a. 從天線開(kāi)場(chǎng)，經(jīng)由接收機(jī)到基帶器

11、件，此為接收通路；b. 從基帶器件開(kāi)場(chǎng)，經(jīng)由發(fā)射機(jī)再到天線,此為發(fā)射通路。根據(jù)這兩種自然的信號(hào)流向來(lái)確定初始的器件布局，可以粗略地將主要的RF器件沿著代表著RX和TX的兩條信號(hào)走向線擺放，以便之后的布線更清楚直接。各大主要器件之間要留有足夠的空間來(lái)擺放周邊輔助之用的小器件諸如電阻、電容、電感、二三極管等及相關(guān)走線之用。如果板上增加了周邊器件或者出于保護(hù)最高優(yōu)先級(jí)的走線考慮，可能需要對(duì)主要器件的擺放作一些輕微的挪動(dòng)，要不斷調(diào)整器件位置、方向及RF連接位置以防止RF走線的穿插。如果穿插走線確實(shí)無(wú)法防止，最好是讓它們90度垂直穿插，并且這些射頻走線一定要用微帶線或者帶狀線。在增加走線細(xì)節(jié)的同時(shí)，要持

12、續(xù)地微調(diào)器件布局，直到獲得一種比較適宜的布局安排，所有的元件都在指定的空間內(nèi)，關(guān)鍵信號(hào)線有個(gè)很好的安排，敏感線路與其它可能的干擾源或者干擾線路有足夠大的隔離等等。圖1.1是MTK的一個(gè)參考布局安排。1 RF：RF局部的器件擺放請(qǐng)參考提供的參考設(shè)計(jì)。尤其注意濾波器、開(kāi)關(guān)、隔離器等器件的位置。將收發(fā)電路功能塊電路分開(kāi)，并采用屏蔽蓋屏蔽。布局保證RF走線盡量短，而且不要有穿插；大功率線PA輸出和從開(kāi)關(guān)到天線的連線優(yōu)先級(jí)更高；RF 電路集中在一個(gè)區(qū)域內(nèi)并采用屏蔽構(gòu)造，減小對(duì)外輻射和加強(qiáng)抗干擾能力，在手機(jī)里，用以加強(qiáng)隔離保護(hù)的屏蔽區(qū)域通常包括Rx, Tx, 及基帶(包含數(shù)字IC，電源管理IC)等局部。屏

13、蔽框的焊接走線要求在PCB板外層上，沿著屏蔽框的輪廓走，線寬大約是框壁厚的數(shù)倍，并且要有足夠多的接地孔直接接到主地。另外，屏蔽框焊接走線要與被屏蔽區(qū)域內(nèi)的器件及走線保持足夠的安全距離FEM要和天線端、PA靠近,保證比較小的插入損耗13MHz TCXO 遠(yuǎn)離天線口和接收前端匹配電路。濾波電路要緊靠需濾波的IC引腳2BBflashMCP)同BB，以及其他總線設(shè)備的相對(duì)位置盡量按推薦的，保證BB到flash(MCP)的走線最順暢；晶振必須放在離芯片最近的地方，但不要放在靠近板邊的地方，包括13M(26M)、32.768K?；鶐幚硇酒巴獠縈EMORY盡量靠近，并采用屏蔽蓋屏蔽。屏蔽蓋的焊接線的寬度

14、視屏蔽蓋厚度而定，但至少0.8mm，元器件距離屏蔽蓋的焊接線距離至少0.3mm，同時(shí)要考慮器件的高度是否超出屏蔽蓋。3 電源VBAT、LDO)電源VBAT和LDO輸出線上的電容盡量靠近相應(yīng)的管腿；芯片電源的濾波電容必須放在芯片PIN 旁邊， 比方AVDDVBO 、AVDDVB、AVDDBB、AVDDAUX、AVDD36、VBAT、VDD、VDDIO、VMEM、DVDD3V、V28、VDDNF、VLCD等等。4 EMI/ESDBB 周圍器件特別是模擬局部要嚴(yán)格按照參考設(shè)計(jì)FPC的EMI器件盡量靠近c(diǎn)onnector；ESD器件要就近擺放元器件與元器件外框邊緣的距離大于0.25mm,一般最少為0.

15、3mm，元器件距板邊的距離至少0.3mm以上，構(gòu)造定位器件除外升壓電路，音頻電路、FPC遠(yuǎn)離天線，充電電路遠(yuǎn)離RF、Audio以及其它敏感電路。AUDIO局部濾波電路的輸入輸出級(jí)應(yīng)該相互隔離，不能有耦合C. 設(shè)置布線約束條件1. 報(bào)告設(shè)計(jì)參數(shù)布局 基本確定后，應(yīng)用PCB設(shè)計(jì)工具的統(tǒng)計(jì)功能，報(bào)告網(wǎng)絡(luò)數(shù)量，網(wǎng)絡(luò)密度，平均管腳密度等 基本參數(shù)，以便確定所需要的信號(hào)布線層數(shù)。信號(hào)層數(shù)確實(shí)定可參考以下經(jīng)歷數(shù)據(jù)注：PIN密度的定義為：板面積平方英寸/板上管腳總數(shù)/14布線層數(shù)的具體確定還要考慮單板的可靠性要求，信號(hào)的工作速度，制造成本和交貨期等因素。2 布線層設(shè)置PCB 的疊層安排需要考慮如下幾個(gè)內(nèi)容：介

16、質(zhì)材料介電常數(shù)整個(gè)PCB板厚金屬層數(shù)每層金屬層的厚度金屬層之間的介質(zhì)厚度賦于各金屬層的電氣功能分配MTK 的參考疊層設(shè)計(jì)如圖1.2所示：MTK射頻走線: 阻抗控制傳輸線連接射頻信號(hào)源與負(fù)載的走線，其特性阻抗標(biāo)稱值為50歐。在手機(jī)PCB中，50的傳輸線用如下兩種技術(shù)實(shí)現(xiàn)：微帶線：走線布在PCB最外層，以其下面整個(gè)地平面為參考地，并且周邊被大面積的地所包圍。帶狀線：走線布在PCB內(nèi)層，相鄰的上下地平面均為其參考地，并且周邊被大面積的地所包圍。50走線參考設(shè)計(jì)如下：線寬由PCB的疊層構(gòu)造決定一些參考值如以以下列圖所示至少有兩倍線寬的安全間距沿著其走線的周圍要有足夠多的接地孔。展訊Impedance

17、Control阻抗控制八層展訊常用手機(jī)疊層方法：分配方式并不是一成不變的，可依功能要求和所須繞線層要求有所適當(dāng)修改，所注意的一點(diǎn)是關(guān)鍵走線層必須靠近一個(gè)完整參考平層布線層常用的布線規(guī)劃八層 六層L1: Component; L1：Component;L2/L3/: trace; L2：trace;L4: GND; L3：GND；L5: RF/Audio trace; L4：power;L6: power; L5：trace;L7: keypad trace; L6：Keypad、SIML8: Keypad;一個(gè)典型的展訊8層板構(gòu)造(H=1mm)一個(gè)典型的6層板構(gòu)造(H=1mm)1OZ=1.4m

18、il=35m3 線寬和線間距的設(shè)置線寬和線間距的設(shè)置要考慮的因素A. 單板的密度。板的密度越高，傾向于使用更細(xì)的線寬和更窄的間隙。B. 信號(hào)的電流強(qiáng)度。當(dāng)信號(hào)的平均電流較大時(shí)，應(yīng)考慮布線寬度所能承載的的電流，線寬可參考以下數(shù)據(jù)：PCB設(shè)計(jì)時(shí)銅箔厚度,走線寬度和電流的關(guān)系不同厚度，不同寬度的銅箔的載流量見(jiàn)下表: 銅皮厚度35um 銅皮厚度50um 銅皮厚度70um 注：用銅皮作導(dǎo)線通過(guò)大電流時(shí)，銅箔寬度的載流量應(yīng)參考表中的數(shù)值降額50%去選擇考慮。在PCB設(shè)計(jì)加工中，常用OZ盎司作為銅皮厚度的單位，1 OZ銅厚的定義為1 平方英尺面積內(nèi)銅箔的重量為一盎，對(duì)應(yīng)的物理厚度為35um；2OZ銅厚為70

19、umC. 電路工作電壓：線間距的設(shè)置應(yīng)考慮其介電強(qiáng)度。輸入150V-300V電源最小空氣間隙及爬電距離D. 可靠性要求?？煽啃砸蟾邥r(shí)，傾向于使用較寬的布線和較大的間距。E. PCB加工技術(shù)限制國(guó)內(nèi)國(guó)際先進(jìn)水平推薦使用最小線寬/間距6mil/6mil 4mil/4mil 極限最小線寬/間距4mil/6mil 2mil/2mil 以下為某國(guó)內(nèi)電路板的制板加工能力：4 孔的設(shè)置過(guò)線孔制成板的最小孔徑定義取決于板厚度，板厚孔徑比應(yīng)小于 5-8?？讖絻?yōu)選系列如下：孔徑：24mil 20mil 16mil 12mil8mil 焊盤直徑：40mil 35mil 28mil 25mil 20mil 內(nèi)層熱焊

20、盤尺寸： 50mil 45mil 40mil 35mil 30mil 板厚度與最小孔徑的關(guān)系：板厚：3.0mm2.5mm2.0mm1.6mm1.0mm最小孔徑： 24mil 20mil 16mil 12mil 8mil 盲孔和埋孔盲孔是連接表層和內(nèi)層而不貫穿整板的導(dǎo)通孔，埋孔是連接內(nèi)層之間而在成品板表層不可見(jiàn)的導(dǎo)通孔，這兩類過(guò)孔尺寸設(shè)置可參考過(guò)線孔。應(yīng)用盲孔和埋孔設(shè)計(jì)時(shí)應(yīng)對(duì)PCB加工流程有充分的認(rèn)識(shí)，防止給PCB加工帶來(lái)不必要的問(wèn)題，必要時(shí)要與PCB供應(yīng)商協(xié)商。測(cè)試孔測(cè)試孔是指用于ICT測(cè)試目的的過(guò)孔，可以兼做導(dǎo)通孔，原那么上孔徑不限，焊盤直徑應(yīng)不小于25mil，測(cè)試孔之間中心距不小于50mi

21、l。不推薦用元件焊接孔作為測(cè)試孔。5 特殊布線區(qū)間的設(shè)定特殊布線區(qū)間是指單板上某些特殊區(qū)域需要用到不同于一般設(shè)置的布線參數(shù)，如某些高密度器件需要用到較細(xì)的線寬、較小的間距和較小的過(guò)孔等，或某些網(wǎng)絡(luò)的布線參數(shù)的調(diào)整等，需要在布線前加以確認(rèn)和設(shè)置。6定義和分割平面層平面層一般用于電路的電源和地層參考層，由于電路中可能用到不同的電源和地層，需要對(duì)電源層和地層進(jìn)展分隔，其分隔寬度要考慮不同電源之間的電位差，電位差大于12V時(shí)，分隔寬度為50mil，反之，可選20-25mil 。平面分隔要考慮高速信號(hào)回流路徑的完整性。當(dāng)由于高速信號(hào)的回流路徑遭到破壞時(shí)，應(yīng)當(dāng)在其他布線層給予補(bǔ)嘗。例如可用接地的銅箔將該信

22、號(hào)網(wǎng)絡(luò)包圍，以提供信號(hào)的地回路。綜上所述手機(jī)常用的約束條件設(shè)置設(shè)置如下：八層板規(guī)那么：走線WIDTH/SPACE 為0.1mm/0.1mmCopper與Trace、Via、Pad、Board Line等的距離應(yīng)大于0.2mm以上同一NET上的兩個(gè)VIA的距離為0，不允許出現(xiàn)外環(huán)重疊的情況，最壞情況為邊緣相切。過(guò)孔的類型有1-2、2-7、7-8、1-8四種，其中1-2、7-8的標(biāo)準(zhǔn)為0.3/0.1mm，2-7的為0.5/0.25mm，1-8的VIA根據(jù)需要確定，一般為0.6/0.3mm，根據(jù)板廠的能力設(shè)置。六層板規(guī)那么：走線WIDTH/SPACE 為0.1mm/0.1mmCopper與Trace

23、、Via、Pad、Board Line等的距離應(yīng)大于0.2mm以上同一NET上的兩個(gè)VIA的距離為0，不允許出現(xiàn)外環(huán)重疊的情況，最壞情況為邊緣相切。過(guò)孔的類型有1-2、2-5、5-6、1-6四種，其中1-2、5-6的標(biāo)準(zhǔn)為0.3/0.1mm，2-5的為0.5/0.25mm，1-6的VIA根據(jù)需要確定，一般為0.6/0.3mm，根據(jù)板廠的能力設(shè)置。如下一板廠的制程能力：C 布線前仿真布局評(píng)估，待擴(kuò)大D 布線布線優(yōu)先次序關(guān)鍵信號(hào)線優(yōu)先：電源、摸擬小信號(hào)、高速信號(hào)、時(shí)鐘信號(hào)和同步信號(hào)等關(guān)鍵信號(hào)優(yōu)先布線密度優(yōu)先原那么：從單板上連接關(guān)系最復(fù)雜的器件著手布線。從單板上連線最密集的區(qū)域開(kāi)場(chǎng)Layout：RF

24、設(shè)計(jì)同樣性質(zhì)的線盡量壓縮保持差分線走線平等且等長(zhǎng)保持時(shí)鐘信號(hào)線的盡量短且其上下左右都要有地包圍。如果不能做到良好的地包圍，請(qǐng)遵循3W 原那么且在其周圍放置足夠多的接地孔保證輸入輸出走線之間的良好隔離不同性質(zhì)的線之間盡量用GND+VIA隔開(kāi)；保證信號(hào)回路的相對(duì)獨(dú)立；保證地的完整性，每個(gè)GND PIN需要可靠連接到主GND平面(L4)；敏感線的包GND和隔離處理;EMI/ESD考慮；可靠的接地，PA電流可靠的回流路徑；充足的GND VIA，特別是PA和switchplexer下面；注意阻抗控制線,鋪GND時(shí)用0.3mm clearance；防止PA的輸入和輸出之間，開(kāi)關(guān)的輸入和輸出之間的耦合；Tr

25、ansceiver下面在表層不要有線；為減小寄生電容，挖GND處理：天線的PAD下面全部挖空，表層RF線和PAD下面，以L4為參考GND；Vramp/AFC/IQ線/clk線防止被其他信號(hào)干擾或干擾別人；Transceiver 布線指南：1) 保持RF 信號(hào)走線與附近的過(guò)孔之間有足夠空間隔離，這個(gè)距離應(yīng)當(dāng)至少為RF 信號(hào)線寬的兩倍。所有RFtraces 都應(yīng)當(dāng)盡可能地短且直。2) 諸如LNA 與IQ 信號(hào)線這類的差分信號(hào)線從IC 端到匹配元件的接頭的走線應(yīng)當(dāng)平行且等長(zhǎng)。DCS 及PCS頻段的LNA 輸入走線尤其要做到這點(diǎn)。3) 所有接地引腳應(yīng)當(dāng)直接接到良好定義的主地平面，小容值旁路電容必須盡可

26、能靠近電源引腳端擺放。4) IC 下面的地焊盤應(yīng)該填充盡可能多的地過(guò)孔。如圖2.1 所示5) 不要在靠近LNA 輸入端的地方放置、穿插任何信號(hào)線或開(kāi)關(guān)的輸出走線。包括在LNA 的走線的鄰層6) 環(huán)路濾波器的元件和走線必須遠(yuǎn)離噪聲信號(hào)。任何走線都不得靠近他們。另外，環(huán)路的地過(guò)孔須嚴(yán)密排放一起。要使環(huán)路濾波器的環(huán)形區(qū)域盡量小的。7) 如果鄰層之間的走線重疊不可防止，那就讓它們盡量地彼此正交走線。8) 不要讓VCC 走線形成一個(gè)閉環(huán)回路。為了防止級(jí)間耦合，電源走線可選擇總線或者星形構(gòu)造的布局。9) 地過(guò)孔之間的距離要小于可能潛在的最高工作頻率的信號(hào)或者潛在干擾信號(hào)的波長(zhǎng)的1/20, 防止使用射頻性能

27、不好的用于散熱的地孔。10) 除非給RF 走線用的板層介質(zhì)厚度超過(guò)10 mils ，否那么不要在LNA 的匹配輸入端的下面有什么任何走線。11) 給LNA 輸入端走線用的層厚至少要10mils。12) 不要把在頂層上的屏蔽罩接地走線連接到RF 模塊的地上。13) 在pin1pin14 與pin43pin56 之間的拐角處放置適當(dāng)?shù)牡剡^(guò)孔。14) 建議13/26MHz TCVCXO 離MT6129 遠(yuǎn)一點(diǎn)，不要在TCVCXO 下面有任何的走線。15) Creg2 的接地需要從用頂層到Layer2 單孔連接。不要在transceiver 模組隔間里鋪多邊形的地，以防止有不確定的電流流經(jīng)Creg2

28、的地。一些其它重要的射頻相關(guān)走線：26MHz TCVCXO VAFC :非常敏感的信號(hào)，一定要嚴(yán)格保護(hù)。保證基帶IC 的AVDD 足夠“干凈，否那么可能會(huì)引入Frequency Error 問(wèn)題。PA 的散熱過(guò)孔在PA IC 下面的接地焊盤上，一定留有足夠多的散熱過(guò)孔及足夠大的敷銅空間，否那么很有可能會(huì)引起功率下掉的現(xiàn)象。TX 與RX 之間的隔離要特別注意RX 與TX 走線之間有足夠大的距離，尤其是在高頻段；最好保持PA 有良好的獨(dú)立的屏蔽;否那么很有可能會(huì)降低接收靈敏度及在低功率等級(jí)時(shí)引起PvT fail。Layout：天線設(shè)計(jì)這里簡(jiǎn)單比較一下兩種主流PIFA皮法和MONOPOLE單極天線，

29、以及分別適用的機(jī)型構(gòu)造：有效面積mm2 距主板mm 天線投影下方 天線饋源 天線體積 電性能 SAR皮法 600 7 有地 2 大 很好 低單極 350 4 無(wú)地 1 小 好 稍高折疊機(jī) 滑蓋機(jī) 旋蓋機(jī) 直板機(jī) 超薄折疊機(jī) 超薄直板機(jī)皮法 適用 適用 適用 適用 不適用 不適用 單極 不適用 不適用 不適用 適用 適用定制 適用單極皮法藍(lán)牙局部Layout: BB處理模擬局部外圍走線要緊湊，防止穿插和干擾(特別注意VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDDVBO；保證模擬局部有一個(gè)相對(duì)干凈的GNDL2或L3；不同模擬GND要單點(diǎn)接地處理；防止數(shù)字局部的線對(duì)模擬的干擾；盡量壓

30、縮從BB先到MCP.再到其他總線設(shè)備;Layout: VBAT處理星型走線：不同的分支到PA，到BBchip ，到Audio PA等；濾波電容靠近芯片Pin擺放，電源走線先走到濾波電容，再走到芯片Pin腳針對(duì)不同電源在電源層進(jìn)展了分割，走線就近回流通路根據(jù)流經(jīng)的電流大小來(lái)控制不同分支的寬度和打孔數(shù)量，Power 換層請(qǐng)多打viaVBAT線需要避開(kāi)其他線，特別是audio線；高頻時(shí)鐘信號(hào)、RF信號(hào)等易感信號(hào)、數(shù)據(jù)BUSBB內(nèi)部的LDO分別給，digital, analog供電，相應(yīng)的電源也要用不同分支來(lái)供電，中間串BEAD接到VBAT。Layout:電池電路充電電路遠(yuǎn)離RF、Audio以及其它敏

31、感電路充電電路元器件緊湊布局，以盡量縮短模擬信號(hào)的走線Vbat和VCHG上的Bypass電容靠近pin腳擺放考慮電流降額，充電電流流過(guò)的路徑比方VCHG/ISENSE/三極管集電極/三極管發(fā)射極/Vbat用粗線走線500mA至少20mil散熱時(shí)需要將充電芯片或電路中的導(dǎo)熱引腳以粗線和多過(guò)孔接到大面積銅箔上, 并且在發(fā)熱單元周圍外表鋪地以散熱.Layout: audio處理Audio的線特別是MIC的線一定要同其他的線充分隔離，保證上下層都是比較完整的GND，整個(gè)用GND包起來(lái)；audio PA的輸出功率較大，注意線寬；減少PA在最大發(fā)射功率時(shí)由電源引起的217HZ的音頻噪音基帶芯片音頻局部電源

32、AVDD36，AVDDVB，AVDDVBO，VBREF1的走線是否足夠短、足夠?qū)抯peaker的濾波電容靠近芯片、連接器和SPEAKER的地方分別放置保證所有audio信號(hào)經(jīng)過(guò)濾波以后進(jìn)入到芯片之前不能受到任何天線輻射的干擾，具體做法是中間層走線，上下兩層都是地平面，信號(hào)線兩側(cè)有伴隨地，且信號(hào)線兩側(cè)打上足夠多的接地孔。盡量防止其它信號(hào)power,digital, analog,RF等對(duì)與音頻信號(hào)的干擾。制止出現(xiàn)其它信號(hào)與音頻信號(hào)平行走線，防止穿插。尤其需要注意那些在整機(jī)安裝完成以后可能會(huì)受到RF強(qiáng)烈輻射的信號(hào)。如果無(wú)法防止，需要在該信號(hào)線上加27PF濾波。布線應(yīng)避開(kāi)Vbias,Vbias 受到

33、干擾以后會(huì)引起上行噪音。濾波電路的輸入輸出級(jí)相互隔離，不能有耦合。注意Audio AGND布線，Audio AGND受到干擾以后會(huì)引起上行噪音。同時(shí)注意AGND是否影響到GND上行、下行音頻電路和走線盡量與其它電路和走線隔離，特別需要注意避開(kāi)數(shù)字和高頻電路，防止由于音頻電路受到干擾而引起上、下行白噪音。Layout: BluetoothBluetooth Antenna 擺在PCB四個(gè)角為最正確(圖23.1)Bluetooth Antenna 全層挖空(圖23.2)Bluetooth ruleBypass cap close to powerpinCrystal L1 挖空訊號(hào)線與電源線上下層

34、勿平行26MHz trace 需包地Bluetooth 的RF-in/out 為50ohm trace 及差分信號(hào)Layout:FMFM chip close to earphone jackRF signal pins 8/9 遠(yuǎn)離高速的數(shù)位device或干擾源26MHz跟loop filter，兩者之間最好是分開(kāi)一點(diǎn)並在中間打ground via。Layout: ESD考慮讓元器件離板邊保持一定的距離，在板邊放至40mil 的粿銅(圖26.1)Trace 儘量勿曝露在Top/Bottom Side會(huì)曝露在外的CONN pin 腳放置Spark (圖26.2)利用TVS diode/ Chi

35、p/Varistor/ Bypass Capacitor/ Bead元件保護(hù)(圖26.3)全層ground area 以via 穿孔互連敏感線reset，PBINT走板內(nèi)層和不要太靠近板邊；ESD電路布線，走線先到ESD管腳減小走線電感的影響，ESD接地線短粗，盡量直接到地平面。如以以下列圖：Layout: EMC考慮盡量把高速信號(hào)線13M時(shí)鐘線等，電源線等易產(chǎn)生輻射和干擾的線走在板中間層，用地平面隔開(kāi)和保護(hù)；對(duì)于音頻、RST、RFRAMP信號(hào)等敏感信號(hào)，容易被干擾而影響性能盡量用地隔開(kāi)和保護(hù)；解耦電容必須盡量靠近相應(yīng)的器件，走線先到電容，來(lái)保證解耦的有效性；RF、digital、audio電

36、路之間注意隔離和保護(hù)；盡量把線走到板內(nèi)層，把器件放在屏蔽罩內(nèi)，防止不必要的輻射；FPC數(shù)據(jù)總線需要濾波RC)，以免影響天線口靈敏度外置天線更明顯，F(xiàn)PC離天線更近，電容盡量要靠近c(diǎn)onnector;FPC需要充分屏蔽。板邊露銅，寬度約0.81mmLayout: CLK信號(hào)考慮時(shí)鐘信號(hào)線CCIRCLK、CCIR_CK、ARMCLK、SDRAM_CLK、13M、26M、ARMCLK13M、SPI2_CLK線等盡量走在內(nèi)層，要做到上下左右包地；13M CLK OUT對(duì)這些信號(hào)的2-7的過(guò)孔要注意L層為地。敏感線reset，PBINT走板內(nèi)層和必要太靠近板邊時(shí)鐘信號(hào)等周期性快速變化的信號(hào)盡量不要與其它信號(hào)線同層或隔層平行走線晶振類器件不要放置在板邊，不要靠近接插件，晶振類器件下面盡量不要有走線時(shí)鐘信號(hào)要充分隔離，防止耦合到其他線上電源線或其他信號(hào)線，間接輻射，導(dǎo)致