電子技術(shù)基礎(chǔ)數(shù)字部分總復(fù)習(xí)

1、-. z.電子技術(shù)根底-數(shù)字局部根底知識(shí)代數(shù)邏輯進(jìn)制與碼 1)二進(jìn)制(B)八進(jìn)制(O) 十進(jìn)制(D) 十六進(jìn)制(H) 2) BCD碼公式定理反演規(guī)則(必考)與、或互換0、1互換原變量、反變量互換不屬于單個(gè)變量上的非號(hào)要保存不變對(duì)偶規(guī)則(必考)與、或互換0、1互換代數(shù)化簡(大題) 并項(xiàng)法：A+=1 吸收法：A+AB=A 消去法：A+AB=A+B卡諾圖化簡(大題) 寫出最小項(xiàng)表達(dá)式 填卡諾圖合并最小項(xiàng) 將包圍圈相加邏輯門OC門OC門TTL集電極開路門指TTL門電路輸出級(jí)BJT管的集電極是開路的OC 門必須外接負(fù)載電阻和電源才能正常工作OD門漏極開路門：指CMOS門輸出電路只有NMOS管，并且漏極是

2、開路的與OD門相比可以承受較高的電壓和較大的電流三態(tài)門TSL三態(tài)門輸出除了輸出高、低電平外，還具有高輸出阻抗的第三狀態(tài)，稱為高阻態(tài)，又稱為制止態(tài)傳輸門CMOS傳輸門既可以傳輸數(shù)字信號(hào)，又可以傳輸模擬信號(hào) 傳輸門的輸入和輸出可以互換扇入扇出1扇入扇入數(shù)=輸入端的個(gè)數(shù)，3輸入，則Ni=32扇出扇出No 驅(qū)動(dòng)同類門的個(gè)數(shù)有兩種情況： = 1 * GB3 * MERGEFORMAT 拉電流 = 2 * GB3 * MERGEFORMAT 灌電流 如果NOLNOH,則No取二者中的最小值組合電路分析(大題)由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式對(duì)表達(dá)式進(jìn)展化簡列出真值表由真值表總結(jié)出邏輯功能設(shè)計(jì)(大題)電路功

3、能描述真值表(關(guān)于A、B、Y等要有文字說明)邏輯表達(dá)式或卡諾圖最簡與或表達(dá)式邏輯變換(例如，變換為用與非門實(shí)現(xiàn))邏輯電路圖集成模塊運(yùn)用(大題)編碼器(CD4532)編碼:把二進(jìn)制碼按一定規(guī)律編排，為每組代碼賦予特定的含義CD4532:8線-3線優(yōu)先編碼器功能表：擴(kuò)展使用:譯碼器(74*138)譯碼:將具有特定含義的二進(jìn)制編碼進(jìn)展區(qū)分，并轉(zhuǎn)換成控制信號(hào)74*138:3線8線譯碼器功能表擴(kuò)展使用:數(shù)據(jù)選擇器(74*151)數(shù)據(jù)選擇:根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到唯一的公共數(shù)據(jù)通道上輸出74*151:8選1數(shù)據(jù)選擇器功能表：擴(kuò)展使用：數(shù)值比擬器(74*85)數(shù)值比擬器用來比擬多個(gè)數(shù)值的

4、大小的數(shù)字邏輯電路74*85:四位數(shù)值比擬器功能表：擴(kuò)展使用：串聯(lián)方式(8位數(shù)值比擬器)算術(shù)運(yùn)算器(74*283)半加器：兩個(gè) 1 位二進(jìn)制數(shù)相加不考慮低位進(jìn)位全加器：被加數(shù)、加數(shù)和低位來的進(jìn)位信號(hào)相加74*283:四位二進(jìn)制全加器功能表：觸發(fā)器觸發(fā)器：脈沖邊沿敏感的存儲(chǔ)單元電路考試重點(diǎn)：各觸發(fā)器應(yīng)用，繪制波形圖(必考)SR觸發(fā)器下降沿有效特性方程：功能表：邏輯符號(hào)：JK觸發(fā)器下降沿有效(重點(diǎn))特性方程：功能表：邏輯符號(hào)：D 觸發(fā)器上升沿有效特性方程：功能表：邏輯符號(hào)：T 觸發(fā)器下降沿有效特性方程：功能表：邏輯符號(hào)：時(shí)序電路分析(大題)設(shè)計(jì)(大題)分析邏輯功能要求，畫出狀態(tài)表狀態(tài)圖；復(fù)合卡諾圖

5、；給出輸出方程、狀態(tài)方程、驅(qū)動(dòng)方程；畫出邏輯電路圖；檢察邏輯功能和自啟動(dòng)特性。計(jì)數(shù)器(74*161)(必考)(上升沿觸發(fā))計(jì)數(shù)器：用來對(duì)輸入脈沖進(jìn)展計(jì)數(shù)的時(shí)序邏輯電路74*161：4位二進(jìn)制同步加法計(jì)數(shù)器功能表存儲(chǔ)器和可編程器件1 只讀存儲(chǔ)器ROM只能讀，不能寫，掉電不喪失存儲(chǔ)容量存儲(chǔ)單元數(shù)=字?jǐn)?shù)位數(shù)字長地址線數(shù)n與字?jǐn)?shù)N的關(guān)系：N=2n數(shù)據(jù)線數(shù)=位數(shù)例： 64KB=26 *210=216；地址線n=16; 數(shù)據(jù)線=12 隨機(jī)存取存儲(chǔ)器RAM可讀，可寫，掉電易喪失3 可編程邏輯器件PLD 可編程，由與陣列、或陣列組成555定時(shí)器是一種多用途的集成電路。用于脈沖信號(hào)的產(chǎn)生、波形的變換和整形，定時(shí)、檢測(cè)、控制等分類： = 1 * GB3 * MERGEFORMAT 雙極型 5G555 (TTL) 電源: 4.516 V = 2 * GB3 * MERGEFORMAT 單極型 CC7555 (CMOS) 電源: 318 V 帶負(fù)載能力強(qiáng)VIC無外接電源時(shí)，A/D、D/A轉(zhuǎn)換D/A轉(zhuǎn)換(數(shù)