計(jì)算機(jī)組成原理復(fù)習(xí)

1、1計(jì)算機(jī)中有兩股信息：一股是（控制流），即操作命令，其發(fā)源地是（控制器），它分散流向各個(gè)部件；另一股是（數(shù)據(jù)流），它受控制信息的控制，從一個(gè)部件流向另一個(gè)部件，邊流動(dòng)邊加工處理。從器件角度看計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于馮（諾依曼位表示符號(hào)位）計(jì)算機(jī)。利用大規(guī)模集成電路技術(shù)把計(jì)算機(jī)的運(yùn)算部件和控制部件做在一塊集成電路芯片上，這樣的一塊芯片叫做單片機(jī)。？錯(cuò)這樣的芯片叫CPU在計(jì)算機(jī)中，客觀存在的事物或?qū)傩詮哪硞€(gè)角度看得到，就稱(chēng)為“透明”。？在計(jì)算機(jī)中，客觀存在的事物或?qū)傩詮哪硞€(gè)角度看不到，就稱(chēng)為透明。存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu)可以解決什么問(wèn)題？實(shí)現(xiàn)存儲(chǔ)器層次結(jié)構(gòu)的先決條

2、件是什么？用什么度量？存儲(chǔ)器層次結(jié)構(gòu)可以提高計(jì)算機(jī)存儲(chǔ)系統(tǒng)的性能價(jià)格比，即在速度方面接近最高級(jí)的存儲(chǔ)器，在容量和價(jià)格方面接近最低級(jí)的存儲(chǔ)器。實(shí)現(xiàn)存儲(chǔ)器層次結(jié)構(gòu)的先決條件是程序局部性，即存儲(chǔ)器訪問(wèn)的局部性是實(shí)現(xiàn)存儲(chǔ)器層次結(jié)構(gòu)的基礎(chǔ)。其度量方法主要是存儲(chǔ)系統(tǒng)的命中率，由高級(jí)存儲(chǔ)器向低級(jí)存儲(chǔ)器訪問(wèn)數(shù)據(jù)時(shí)，能夠得到數(shù)據(jù)的概率。對(duì)計(jì)算機(jī)的軟、硬件資源進(jìn)行管理，是？的功能。（操作系統(tǒng)）在計(jì)算機(jī)的層次結(jié)構(gòu)中，為什么說(shuō)硬件、軟件的功能劃分與邏輯上是等價(jià)的？硬件的功能可以用軟件完成，軟件的功能可以用硬件完成PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送。利用（橋）可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，使所有的存取都按CPU勺需要出

3、現(xiàn)在總線上PCI允許多條總線（并行）工作。在下列各種情況中，應(yīng)采用異步傳輸方式的是？。CPU與I/O交換信息CPU與PCI總線交換信息CPU與存儲(chǔ)器交換信息50接口與打印機(jī)交換信息動(dòng)態(tài)RAM和靜態(tài)RAM都是易失性半導(dǎo)體存儲(chǔ)器？2什么是總線標(biāo)準(zhǔn)？為什么要設(shè)置總線標(biāo)準(zhǔn)？目前流行的總線標(biāo)準(zhǔn)有哪些？總線標(biāo)準(zhǔn)可視為系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。解決系統(tǒng)、模塊、設(shè)備與總線之間的不適應(yīng)、不通用、不匹配的問(wèn)題。ISA、EISA、PCI、AGPRS-232GUSB總線中地址線的作用（）。只用于選擇存儲(chǔ)單元V用于選擇指定存儲(chǔ)器單元和I/O設(shè)備接口電路的地址由設(shè)備向主機(jī)提供地址起到多路復(fù)用的作用

4、12什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法？刷新的過(guò)程實(shí)質(zhì)上是先將原存信息讀出，再由刷新放大器形成原信息并重新寫(xiě)入的再生過(guò)程。刷新原因一一由于某些存儲(chǔ)單元長(zhǎng)期得不到訪問(wèn)，不進(jìn)行存儲(chǔ)器的讀或?qū)懖僮鳎浯鎯?chǔ)單元的原信息將會(huì)慢慢消失，為此必須采用定時(shí)刷新的方法。常用的刷新方法有三種一一集中式、分散式、異步式。集中式：在規(guī)定的一個(gè)刷新周期內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，此刻必須停止讀或?qū)懖僮鳎环稚⑹剑好啃写鎯?chǔ)單元的刷新分散到每個(gè)存取周期內(nèi)完成，無(wú)CPU訪存死時(shí)間，不需停止讀或?qū)懖僮鞯乃罆r(shí)間；異步式：是集中式和分散式的折衷。什么是程序訪問(wèn)的局部性原理？局部性原理可分為哪幾類(lèi)，各有何特點(diǎn)？在一小段時(shí)間

5、內(nèi)，最近被訪問(wèn)過(guò)的程序和數(shù)據(jù)很可能再次被訪問(wèn)；在空間上，這些被訪問(wèn)的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問(wèn)順序上，指令順序執(zhí)行比轉(zhuǎn)移可能性大，在一段小的時(shí)間間隔內(nèi)，被訪問(wèn)過(guò)的某指令或數(shù)據(jù)，很快會(huì)被再次訪問(wèn)（時(shí)間局部性）；進(jìn)程訪問(wèn)的地址空間往往集中在某個(gè)區(qū)域（空間局部性）。13同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋ǎ?。同步通信不需要?yīng)答信號(hào)且總線長(zhǎng)度較短同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步同步通信中，各部件存取時(shí)間較接近以上各項(xiàng)因素的綜合結(jié)果在鏈?zhǔn)讲樵?xún)方式下，若有n個(gè)設(shè)備，則有（n）條總線請(qǐng)求信號(hào)有n-1條總線請(qǐng)求信號(hào)共用一條總線請(qǐng)求信號(hào)無(wú)法確定簡(jiǎn)述同步通信與異步通信的區(qū)別？動(dòng)態(tài)

6、RAM的刷新是以？為單位進(jìn)行的。宏觀而論DRAM刷新是以行為單位進(jìn)行的。從微觀看DRAM的刷新卻又是以存儲(chǔ)單元為基本單位。計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)？。減少了信息傳輸量加重了系統(tǒng)的工作量提高了信息傳輸?shù)乃俣葴p少了信息傳輸線的條數(shù)決定總線由哪個(gè)設(shè)備進(jìn)行控制稱(chēng)為（總線仲裁）；實(shí)現(xiàn)總線數(shù)據(jù)的定時(shí)規(guī)則稱(chēng)為（總線協(xié)議）。根據(jù)連線的數(shù)量，總線可分為（串行）總線和并行總線，其中（串行）總線一般用于長(zhǎng)距離的數(shù)據(jù)傳送下列有關(guān)存儲(chǔ)器的描述中，不正確的是？多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問(wèn)題cache與主存統(tǒng)一編址，即主存空間的某一部分屬于cache訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPU發(fā)出的cache的

7、功能全由硬件實(shí)現(xiàn)某計(jì)算機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量為8MB若按雙字編址，它的尋址范圍是？若磁盤(pán)的轉(zhuǎn)速提高一倍，則？。V平均定位時(shí)間不變平均存取時(shí)間減半存儲(chǔ)密度可以提高一倍平均找道時(shí)間增加一倍在CRC校驗(yàn)中，接收端檢查出某一位數(shù)據(jù)錯(cuò)后，糾正的方法是？通過(guò)余數(shù)的值由接收端自行糾正請(qǐng)求重新發(fā)送刪除數(shù)據(jù)V以上均可以在下列因素中，與Cache的命中率無(wú)關(guān)的是？Cache的容量Cache塊的大小、主存的存取時(shí)間以上說(shuō)法都不對(duì)采用串行接口進(jìn)行7位ASCII碼傳送，帶有1位奇偶校驗(yàn)位、1位起始位和1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為?9600/（7+1+1+1=10）=960使用虛擬存儲(chǔ)器是為了

8、解決（內(nèi)存空間不足）的問(wèn)題，存儲(chǔ)管理主要由（硬件和操作系統(tǒng)）實(shí)現(xiàn)，CPU（不直接）訪問(wèn)第二級(jí)存儲(chǔ)器對(duì)存儲(chǔ)器的要求是（容量大）、（速度快）、（成本低）。為了解決這三個(gè)方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)。磁盤(pán)存儲(chǔ)器的記錄方式一般采用？由編碼糾錯(cuò)理論得知，任何一種編碼是否具有檢測(cè)能力D和糾錯(cuò)能力C,都與編碼的最小距離L有關(guān)，則下列公式正確的是？L-仁D+C且DC即編碼最小距離L越大，則其檢測(cè)錯(cuò)誤的位數(shù)D也越大，糾正錯(cuò)誤的位數(shù)C也越大，且糾錯(cuò)能力恒小于或等于檢錯(cuò)能力。在虛擬存儲(chǔ)器中，當(dāng)程序正在執(zhí)行時(shí)，由？完成地址映像。程序員編譯器V操作系統(tǒng)裝入程序動(dòng)態(tài)RAM的刷新是以？為單位進(jìn)行的。宏觀而論DR

9、AM刷新是以行為單位進(jìn)行的。從微觀看DRAM的刷新卻又是以存儲(chǔ)單元為基本單位。說(shuō)明程序中斷與調(diào)用子程序的區(qū)別？子程序調(diào)用是預(yù)先安排好的，程序中斷是隨機(jī)發(fā)生的；調(diào)用子程序，是為主程序服務(wù)的，而中斷程序與主程序的程序毫無(wú)關(guān)系；子程序是由調(diào)用指令給出目標(biāo)地址，中斷是通過(guò)隱指令獲得中斷服務(wù)程序的入口地址cache是一種？存儲(chǔ)器，是為了解決CPU和主存之間（速度）不匹配而采用的一項(xiàng)重要的硬件技術(shù)，現(xiàn)發(fā)展為（多級(jí)Cache）體系,指令cache與數(shù)據(jù)cache分設(shè)體系。DMA傳輸方式中，周期挪用是竊取一個(gè)？作為DMA傳輸周期下列情況中，？會(huì)發(fā)生DMA青求。任意時(shí)刻一次I/O操作結(jié)束總線空閑V每個(gè)機(jī)器周期結(jié)

10、束試比較單重中斷和多重中斷服務(wù)程序的處理流程，說(shuō)明它們不同的原因？單重中斷：開(kāi)中斷指令設(shè)置在最后“中斷返回”之前，意味著在整個(gè)中斷服務(wù)處理過(guò)程中，不能再響應(yīng)其他中斷源的請(qǐng)求。多重中斷：開(kāi)中斷指令在開(kāi)中斷指令設(shè)置在“保護(hù)現(xiàn)場(chǎng)”之后，意味著保護(hù)現(xiàn)場(chǎng)之后意味著保護(hù)現(xiàn)場(chǎng)之后，若有更高級(jí)別的中斷請(qǐng)求，若有更高級(jí)別的中斷請(qǐng)求CPU以響應(yīng)，即再次中斷現(xiàn)行的服務(wù)程序，即再次中斷現(xiàn)行的服務(wù)程序轉(zhuǎn)至新的中斷服務(wù)程序，這是單重中斷和多重中斷的主要區(qū)別轉(zhuǎn)至新的中斷服序這是單重中斷和多重中斷的主要區(qū)別。計(jì)算機(jī)中設(shè)置cache的作用是什么？能不能把cache的容量擴(kuò)大，然后取代現(xiàn)在的主存，為什么？答：計(jì)算機(jī)中設(shè)置Cach

11、e主要是為了加速CPU訪存速度；不能把Cache的容量擴(kuò)大到最后取代主存，主要因?yàn)镃ache和主存的結(jié)構(gòu)原理以及訪問(wèn)機(jī)制不同（主存是按地址訪問(wèn)，Cache是按內(nèi)容及地址訪問(wèn)）。多體交叉存儲(chǔ)器主要解決擴(kuò)充容量的問(wèn)題？?？多體交叉存儲(chǔ)器主要解決內(nèi)存的速度問(wèn)題Cache的功能全由硬件實(shí)現(xiàn)？?利用數(shù)據(jù)編碼的最高位和次高位的進(jìn)位狀況來(lái)判斷溢出，其邏輯表達(dá)式為VC0C1?當(dāng)-1X0,表示成x=0.aia2a3a4a5a6,其中aiae取0或1,若要1/4x1/16,aiae要滿(mǎn)足什么條件？若要x1/8,aiae要滿(mǎn)足什么條件？一流水線計(jì)算機(jī)采用指令和數(shù)據(jù)合一的Cache,已知Cache放入讀/寫(xiě)時(shí)間為10ns,主存的讀/寫(xiě)時(shí)間為100ns,取指令的命中率為98%數(shù)據(jù)的命中率為95%在執(zhí)行程序時(shí)，約有20%旨令需要存/取一個(gè)操作數(shù)（假設(shè)流水線無(wú)阻塞）。問(wèn)與無(wú)Cache比較，設(shè)置Cache后計(jì)算機(jī)的運(yùn)算速度可提高多少?如采用分開(kāi)的指令和數(shù)據(jù)Cache結(jié)構(gòu)，運(yùn)算速度可提高多少？解：(1)有Chche時(shí)取