關(guān)于eda的計(jì)時(shí)器

1、eda計(jì)時(shí)器數(shù)字式計(jì)時(shí)器在打開儀器電源，特別是開啟電源開關(guān)速度慢時(shí)，偶爾儀器會(huì)自動(dòng)進(jìn)入工作狀態(tài)，這是由于儀器為了保證計(jì)時(shí)精度，儀器的計(jì)時(shí)啟動(dòng)靈敏度極高，易受開關(guān)接點(diǎn)電火花干擾而引起的，此時(shí)使用者只要按一下 RET 鍵，就可回到原始狀態(tài)。1. 將從心理學(xué)實(shí)驗(yàn)儀器上引出的引線插頭插入本機(jī)的輸入插座，（注意插頭在插入之前，請認(rèn)準(zhǔn)插頭和插座上的方向一一對應(yīng)，絕對不能錯(cuò)位）。2. 打開電源開關(guān)，顯示“ 0000.00 ”計(jì)時(shí)顯示狀態(tài)。計(jì)時(shí)開始。3. 當(dāng)實(shí)驗(yàn)結(jié)束時(shí)，計(jì)時(shí)停止，得到實(shí)驗(yàn)數(shù)據(jù)。4. 如要再次進(jìn)行實(shí)驗(yàn)，可按 RET 按鈕，儀器復(fù)位，就可進(jìn)行下一次實(shí)驗(yàn)計(jì)時(shí)范圍 0.009999.99秒 計(jì)時(shí)精度顯

2、示誤差 1/100 秒 計(jì)數(shù)范圍 0 999 次重量 0.3 公斤 電源 交流 220 22 伏電子設(shè)計(jì)自動(dòng)化（英語：Electronic design automation，縮寫：EDA）是指利用計(jì)算機(jī)輔助設(shè)計(jì)（CAD）軟件，來完成超大規(guī)模集成電路（VLSI）芯片的功能設(shè)計(jì)、綜合、驗(yàn)證、物理設(shè)計(jì)（包括布局、布線、版圖、設(shè)計(jì)規(guī)則檢查等）等流程的設(shè)計(jì)方式。在電子設(shè)計(jì)自動(dòng)化出現(xiàn)之前，設(shè)計(jì)人員必須手工完成集成電路的設(shè)計(jì)、布線等工作，這是因?yàn)楫?dāng)時(shí)所謂集成電路的復(fù)雜程度遠(yuǎn)不及現(xiàn)在。工業(yè)界開始使用幾何學(xué)方法來制造用于電路光繪（photoplotter）的膠帶。到了1970年代中期，開發(fā)人應(yīng)嘗試將整個(gè)設(shè)計(jì)過

3、程自動(dòng)化，而不僅僅滿足于自動(dòng)完成掩膜草圖。第一個(gè)電路布局、布線工具研發(fā)成功。設(shè)計(jì)自動(dòng)化研討會(huì)（Design Automation Conference）在這一時(shí)期被創(chuàng)立，旨在促進(jìn)電子設(shè)計(jì)自動(dòng)化的發(fā)展。1電子設(shè)計(jì)自動(dòng)化發(fā)展的下一個(gè)重要階段以卡弗爾米德（Carver Mead）和琳康維于1980年發(fā)表的論文超大規(guī)模集成電路系統(tǒng)導(dǎo)論（Introduction to VLSI Systems）為標(biāo)志。這一篇具有重大意義的論文提出了通過編程語言來進(jìn)行芯片設(shè)計(jì)的新思想。如果這一想法得到實(shí)現(xiàn)，芯片設(shè)計(jì)的復(fù)雜程度可以得到顯著提升。這主要得益于用來進(jìn)行集成電路邏輯仿真、功能驗(yàn)證的工具的性能得到相當(dāng)?shù)母纳?。隨著計(jì)

4、算機(jī)仿真技術(shù)的發(fā)展，設(shè)計(jì)項(xiàng)目可以在構(gòu)建實(shí)際硬件電路之前進(jìn)行仿真，芯片布局、布線對人工設(shè)計(jì)的要求降低，而且軟件錯(cuò)誤率不斷降低。直至今日，盡管所用的語言和工具仍然不斷在發(fā)展，但是通過編程語言來設(shè)計(jì)、驗(yàn)證電路預(yù)期行為，利用工具軟件綜合得到低抽象級（或稱“后端”）物理設(shè)計(jì)的這種途徑，仍然是數(shù)字集成電路設(shè)計(jì)的基礎(chǔ)。從1981年開始，電子設(shè)計(jì)自動(dòng)化逐漸開始商業(yè)化。1984年的設(shè)計(jì)自動(dòng)化會(huì)議（Design Automation Conference）上還舉辦了第一個(gè)以電子設(shè)計(jì)自動(dòng)化為主題的銷售展覽。Gateway設(shè)計(jì)自動(dòng)化在1986年推出了一種硬件描述語言Verilog，這種語言在現(xiàn)在是最流行的高級抽象設(shè)計(jì)

5、語言。1987年，在美國國防部的資助下，另一種硬件描述語言VHDL被創(chuàng)造出來?，F(xiàn)代的電子設(shè)計(jì)自動(dòng)化設(shè)計(jì)工具可以識(shí)別、讀取不同類型的硬件描述。根據(jù)這些語言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，使得設(shè)計(jì)人員可對設(shè)計(jì)的芯片進(jìn)行直接仿真。后來，技術(shù)的發(fā)展更側(cè)重于邏輯綜合。數(shù)字集成電路的設(shè)計(jì)都比較模塊化（參見集成電路設(shè)計(jì)、設(shè)計(jì)收斂（Design closure）和設(shè)計(jì)流（Design flow (EDA)）。半導(dǎo)體器件制造工藝需要標(biāo)準(zhǔn)化的設(shè)計(jì)描述，高抽象級的描述將被編譯為信息單元（cell）的形式。設(shè)計(jì)人員在進(jìn)行邏輯設(shè)計(jì)時(shí)尚無需考慮信息單元的具體硬件工藝。利用特定的集成電路制造工藝來實(shí)現(xiàn)硬件電路，信息單元就

6、會(huì)實(shí)施預(yù)定義的邏輯或其他電子功能。半導(dǎo)體硬件廠商大多會(huì)為它們制造的元件提供“元件庫”，并提供相應(yīng)的標(biāo)準(zhǔn)化仿真模型。相比數(shù)字的電子設(shè)計(jì)自動(dòng)化工具，模擬系統(tǒng)的電子設(shè)計(jì)自動(dòng)化工具大多并非模塊化的，這是因?yàn)槟M電路的功能更加復(fù)雜，而且不同部分的相互影響較強(qiáng)，而且作用規(guī)律復(fù)雜，電子元件大多沒有那么理想。Verilog AMS就是一種用于模擬電子設(shè)計(jì)的硬件描述語言。此文，設(shè)計(jì)人員可以使用硬件驗(yàn)證語言來完成項(xiàng)目的驗(yàn)證工作最新的發(fā)展趨勢是將集描述語言、驗(yàn)證語言集成為一體，典型的例子有SystemVerilog。隨著集成電路規(guī)模的擴(kuò)大、半導(dǎo)體技術(shù)的發(fā)展，電子設(shè)計(jì)自動(dòng)化的重要性急劇增加。這些工具的使用者包括半導(dǎo)體器件制造中心的硬件技術(shù)人員，他們的工作是操作半導(dǎo)體器件制造設(shè)備并管理整個(gè)工作車間。一些以設(shè)計(jì)為主要業(yè)務(wù)的