數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)報(bào)告

1、題目:智力競(jìng)賽搶答器課程：數(shù)字電子技術(shù)基礎(chǔ)專業(yè)：電氣工程及其自動(dòng)化班級(jí)：電氣XXXX班學(xué)號(hào)：XXXXXX姓名：XXXXXX指導(dǎo)教師：XXX完成日期：總目錄第一部分：任務(wù)書第二部分：課程設(shè)計(jì)報(bào)告第一部分任務(wù)書數(shù)字電子技術(shù)基礎(chǔ)課程設(shè)計(jì)任務(wù)書一、課程設(shè)計(jì)的目的本課程是在學(xué)完數(shù)字電子技術(shù)基礎(chǔ)、數(shù)字電子技術(shù)實(shí)驗(yàn)之后，集中兩周時(shí)間，進(jìn)行的復(fù)雜程度較高、綜合性較強(qiáng)的設(shè)計(jì)課題的實(shí)做訓(xùn)練。主要包括：方案論證、系統(tǒng)電路分析、單元功能電路設(shè)計(jì)、元器件選擇、安裝調(diào)試、計(jì)算機(jī)輔助設(shè)計(jì)、系統(tǒng)綜合調(diào)試與總結(jié)等。使學(xué)生在數(shù)字電子技術(shù)基本知識(shí)、實(shí)踐能力和綜合素質(zhì)、創(chuàng)新意識(shí)、水平諸方面得到全面提高，為后續(xù)課程的學(xué)習(xí)，為培養(yǎng)應(yīng)用型

2、工程技術(shù)人才打下重要基礎(chǔ)。通過本課程設(shè)計(jì)可培養(yǎng)和提高學(xué)生的科研素質(zhì)、工程意識(shí)和創(chuàng)新精神。真正實(shí)現(xiàn)了理論和實(shí)際動(dòng)手能力相結(jié)合的教學(xué)改革要求。二、課程設(shè)計(jì)的要求1、加強(qiáng)對(duì)電子技術(shù)電路的理解，學(xué)會(huì)查尋資料、方案比較，以及設(shè)計(jì)計(jì)算等環(huán)節(jié)，進(jìn)一步提高分析解決實(shí)際問題的能力。2、獨(dú)立開展電路實(shí)驗(yàn)，鍛煉分析、解決電子電路問題的實(shí)際本領(lǐng)，真正實(shí)現(xiàn)由知識(shí)向技能的轉(zhuǎn)化。3、獨(dú)立書寫課程設(shè)計(jì)報(bào)告，報(bào)告應(yīng)能正確反映設(shè)計(jì)思路和原理，反映安裝、調(diào)試中解決各種問題。三、課程設(shè)計(jì)進(jìn)度安排1、方案設(shè)計(jì)；（一天）根據(jù)設(shè)計(jì)任務(wù)書給定的技術(shù)指導(dǎo)和條件，進(jìn)行調(diào)查研究、查閱參考文獻(xiàn)，進(jìn)行反復(fù)比較和可行性論證，確定出方案電路，畫出主要單元

3、電路，數(shù)據(jù)通道，輸入、輸出及重要控制信號(hào)概貌的框圖。2、學(xué)習(xí)EDA開發(fā)工具：（半天）學(xué)習(xí)MUXPLUS開發(fā)工具，學(xué)習(xí)CPLD器件的開發(fā)方法。3、各單元電路設(shè)計(jì)：（一天半）根據(jù)方案設(shè)計(jì)框圖，用原理圖法或者VHDL語(yǔ)言設(shè)計(jì)個(gè)單元模塊，并進(jìn)行仿真測(cè)試。4、用ToptoDown的方法完成系統(tǒng)頂層原理圖的設(shè)計(jì)：（1天）用ToptoDown的方法完成系統(tǒng)頂層原理圖的設(shè)計(jì)，并進(jìn)行系統(tǒng)整體功能的仿真。5、電路制作：（半天）熟悉試驗(yàn)系統(tǒng)，完成對(duì)CPLD器件的編程下載，根據(jù)設(shè)計(jì)的電路完成硬件電路的搭接，調(diào)試實(shí)驗(yàn)。6、總結(jié)鑒定：（半天）考核樣機(jī)是否全面達(dá)到現(xiàn)定的技術(shù)指標(biāo)，能否長(zhǎng)期可靠地工作，并寫出設(shè)計(jì)總結(jié)報(bào)告。四、

4、設(shè)計(jì)題目及內(nèi)容智力競(jìng)賽搶答器（1）、搶答器為四路；（2）、顯示出最先搶答器的號(hào)碼；（3）、帶裁判員啟動(dòng)控制按鈕；（4）、裁判員啟動(dòng)后，30秒后無(wú)組搶答，搶答器停止工作（應(yīng)顯示30秒遞減時(shí)間）。五、設(shè)計(jì)要求1、用可編程器件（FPGA/CPLD）設(shè)計(jì)出所要求的電路；2、在EDA編程實(shí)驗(yàn)箱上編程、調(diào)試出所設(shè)計(jì)的電路。3、寫出設(shè)計(jì)、調(diào)試、總結(jié)報(bào)告。六、使用儀器設(shè)備1、穩(wěn)壓電源（5V,土5V）；2、實(shí)驗(yàn)電路箱；3、低頻信號(hào)發(fā)生器；4、示波器5、PC機(jī)（裝有MAX+PLUSII軟件）；6、YDND1型數(shù)字電子綜合實(shí)驗(yàn)系統(tǒng)等。七、參考文獻(xiàn)1、“模擬電子技術(shù)基礎(chǔ)”和“數(shù)字電子技術(shù)基礎(chǔ)”教材；2、有關(guān)“電子技術(shù)

5、課程設(shè)計(jì)指導(dǎo)書”；3、“集成電路特性應(yīng)用手冊(cè)”；7、EDA技術(shù)使用教程8、其他。八、設(shè)計(jì)總結(jié)報(bào)告主要內(nèi)容1、任務(wù)及要求；2、系統(tǒng)整體框圖及方案特點(diǎn)；3、可編程器件概述；4、各單元模塊的設(shè)計(jì)（原理圖設(shè)計(jì)或者VHDL程序設(shè)計(jì)）及仿真結(jié)果說(shuō)明（應(yīng)結(jié)合系統(tǒng)整體框圖寫）；5、頂層原理圖的設(shè)計(jì)及說(shuō)明；6、頂層原理圖的仿真結(jié)果及說(shuō)明；7、CPLD器件的編程下載；8、硬件電路的實(shí)現(xiàn)；9、實(shí)驗(yàn)結(jié)果分析（給出必要的波形,進(jìn)行測(cè)量精度和誤差分析）；10、設(shè)計(jì)、調(diào)試中出現(xiàn)問題的解決11、改進(jìn)意見及收獲體會(huì)等。第二部分課程設(shè)計(jì)報(bào)告設(shè)計(jì)任務(wù)及要求.（19）（19）.（19）.（20）.（20）.（20）.（22）（22）

6、（22）（22）（22）.（22）.（23）.（23）.（23）.（23）.（24）.（24）（24）.（24）.（25）.（25）.（25）（25）（26）（26）.（27）.（28）.（28）1設(shè)計(jì)任務(wù)及要求.2系統(tǒng)總體設(shè)計(jì)方案總體設(shè)計(jì)方案方案特點(diǎn)3控制電路設(shè)計(jì)3.1控制電路基本原理3.2參數(shù)計(jì)算.3.3器件選型4振蕩電路設(shè)計(jì)4.1振蕩電路設(shè)計(jì)基本原理計(jì)數(shù)電路器設(shè)計(jì)5.1計(jì)數(shù)電路器設(shè)計(jì)基本原理5.2參數(shù)計(jì)算5.3器件選型譯碼顯示電路設(shè)計(jì)6.1譯碼顯示電路工作原理6.2參數(shù)計(jì)算器件選型系統(tǒng)整體電路設(shè)計(jì)電路說(shuō)明電路調(diào)試8.1振蕩電路調(diào)試及實(shí)驗(yàn)結(jié)果分析8.2計(jì)數(shù)電路調(diào)試及實(shí)驗(yàn)結(jié)果分析8.3系統(tǒng)聯(lián)

7、調(diào)及其結(jié)果分析改進(jìn)意見及收獲體會(huì)器件明細(xì)清單參考文獻(xiàn)附錄設(shè)計(jì)成果展示該電路的根本任務(wù)時(shí)準(zhǔn)確的判斷出第一搶答者的信號(hào)并將其鎖存。實(shí)現(xiàn)這一功能可用觸發(fā)器和鎖存器等。在得到第一信號(hào)后應(yīng)立即將電路的輸入封鎖，即使其他組再次發(fā)出搶答信號(hào)也無(wú)效。同時(shí)還必須注意，第一搶答信號(hào)應(yīng)該在主持人發(fā)出搶答命令之后才有效。當(dāng)電路形成第一搶答信號(hào)之后，用編碼、譯碼及數(shù)碼顯示電路顯示出搶答者的組別，也可以用發(fā)光二級(jí)管直接指示出組別。1.基本功能搶答器同時(shí)供4名選手或4個(gè)代表隊(duì)比賽，分別用4個(gè)按鈕SOS3表示。設(shè)置一個(gè)系統(tǒng)清除和搶答控制開關(guān)S，該開關(guān)由主持人控制。用來(lái)控制系統(tǒng)清零(編號(hào)顯示數(shù)碼管滅燈)和搶答的開始。搶答器具有

8、鎖存與顯示功能。即搶答開始后，選手按動(dòng)按鈕，鎖存相應(yīng)的編號(hào)，并在編號(hào)顯示器上顯示該編號(hào)。同時(shí)封鎖輸入編碼電路，禁止其他選手搶答。優(yōu)先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清除為止。搶答器具有定時(shí)搶答功能。要求定時(shí)器開始倒計(jì)時(shí)，并用定時(shí)顯示器顯示倒計(jì)時(shí)時(shí)間。參賽選手在設(shè)定時(shí)間30秒內(nèi)搶答，搶答有效，同時(shí)定時(shí)器停止倒計(jì)時(shí)，編號(hào)顯示器上顯示選手的編號(hào)，定時(shí)顯示器上顯示剩余搶答時(shí)間，并保持到主持人將系統(tǒng)清零為止。如果定時(shí)搶答時(shí)間已到，卻沒有選手搶答時(shí)，本次搶答無(wú)效。系統(tǒng)揚(yáng)聲器報(bào)警，并封鎖輸入編碼電路，禁止選手超時(shí)后搶答，時(shí)間顯示器顯示0。2系統(tǒng)總體設(shè)計(jì)方案2.1總體設(shè)計(jì)方案系統(tǒng)組成框圖圖一系統(tǒng)組成框圖2

9、.2方案特點(diǎn)定時(shí)搶答器的總體框圖如圖所示，它由主體電路和擴(kuò)展電路兩部分組成。主體電路完成基本的搶答功能，即開始搶答后，當(dāng)選手按動(dòng)搶答鍵時(shí)，能顯示選手的編號(hào)，同時(shí)能封鎖輸入電路，禁止其他選手搶答。擴(kuò)展電路完成定時(shí)搶答的功能。圖中所示的定時(shí)搶答器的工作過程是：接通電源時(shí)，節(jié)目主持人將開關(guān)置于“清除”位置，搶答器處于禁止工作狀態(tài)，編號(hào)顯示器滅燈，定時(shí)顯示器顯示設(shè)定的時(shí)間，當(dāng)節(jié)目主持人宣布搶答題目后，說(shuō)一聲“搶答開始”，同時(shí)將控制開關(guān)撥到“開始”位置，揚(yáng)聲器給出聲響提示，搶答器處于工作狀態(tài)，定時(shí)器倒計(jì)時(shí)。當(dāng)定時(shí)時(shí)間到，卻沒有選手搶答時(shí)，系統(tǒng)報(bào)警，并封鎖輸入電路，禁止選手超時(shí)后搶答。當(dāng)選手在定時(shí)時(shí)間內(nèi)按

10、動(dòng)搶答鍵時(shí)，搶答器要完成以下四項(xiàng)工作：優(yōu)先編碼電路立即分辨出搶答者的編號(hào)，并由鎖存器進(jìn)行鎖存，然后由譯碼顯示電路顯示編號(hào)；揚(yáng)聲器發(fā)出短暫聲響，提醒節(jié)目主持人注意；控制電路要對(duì)輸入編碼電路進(jìn)行封鎖，避免其他選手再次進(jìn)行搶答；控制電路要使定時(shí)器停止工作，時(shí)間顯示器上顯示剩余的搶答時(shí)間，并保持到主持人將系統(tǒng)清零為止。當(dāng)選手將問題回答完畢，主持人操作控制開關(guān)，使系統(tǒng)回復(fù)到禁止工作狀態(tài)，以便進(jìn)行下一輪搶答?？刂齐娐吩O(shè)計(jì)控制電路基本原理二川langdaqiD觸發(fā)器D輸入端與另外3個(gè)的輸出非端經(jīng)過與門后相接，構(gòu)成搶答鎖存功能，即每當(dāng)四個(gè)開光中有一個(gè)開關(guān)打開時(shí)，就會(huì)有一個(gè)上升沿脈沖，使得輸出非端為低電平，從而

11、使得其余3個(gè)的輸入端均為低電平。圖三的譯碼電路將輸入的搶答信號(hào)轉(zhuǎn)換為數(shù)碼管可以識(shí)別顯示的信號(hào)，即：將搶答輸出：“1000”轉(zhuǎn)換為“0001”，“0100”轉(zhuǎn)換為“0010”，“0010”轉(zhuǎn)換為“0100”，“0001”轉(zhuǎn)換為“1000”。3.2參數(shù)計(jì)算此次課程設(shè)計(jì)課題都由開關(guān)控制無(wú)相關(guān)計(jì)算內(nèi)容。3.3器件選擇一個(gè)EPM7128SLC84-6可下載集成塊，三個(gè)數(shù)碼管及其三個(gè)七段譯碼器，一個(gè)蜂鳴器，五個(gè)開關(guān)。振蕩電路設(shè)計(jì)振蕩電路工作原理此次振蕩電路信號(hào)由實(shí)驗(yàn)箱上的2Hz頻率信號(hào)代替。計(jì)數(shù)電路設(shè)計(jì)計(jì)數(shù)電路工作原理tJiuirarzng：二ii?an*圖四no進(jìn)端為主持人控制復(fù)位端，jishumaic

12、hong端為脈沖信號(hào)輸入端。5.2參數(shù)計(jì)算此次課程設(shè)計(jì)課題都由開關(guān)控制無(wú)相關(guān)計(jì)算內(nèi)容。5.3器件選擇2個(gè)同步十進(jìn)制可逆加減計(jì)數(shù)器74192，2個(gè)數(shù)碼管譯碼顯示電路設(shè)計(jì)譯碼顯示電路工作原理d=0n=A1+A2+A3+A46.3器件選型4個(gè)4輸入與門2個(gè)2輸入或門一個(gè)4輸入或門7總體電路設(shè)計(jì)12ft:EqCHCPRH(HE-HMSHJyimaqi；l，三.它亦.三一-鬲*二7.1電路說(shuō)明jiEhucii.mi山圖6總體電路KCTLZ-.71阿.二二炕，二TgLTT/-為主持人控制輸入端,IIS!-IriaIVWI*I1bilIfpi1BHHMlIMIHUHihriiiiffniqiiii11ipr

13、ii11iviiFillhIfFi-iHiiiprm!|Bian-iMiliiMlIpllhtldlIMiWillKMIlIihllU1IIIH1-lllillMRIIIIRIrl4I-I11III1IRiaidHili11iiIifhfciblIIFIh-l9II-IdP4HBM!.小.！.*1商！!Ir1-11fJT11l!-w*r-fii*.扌iPi11BBiihHIiI4IIrirnK|p11IIi1IFIj11IMH1Ihi111111U：r.TrailllPMFRIIMIllF-RF!lIl!，和：niiaa-r卜r+f.1“卡打：dI4/a4B-l-Ifi-IffIIHIHFBFlMBIII1111111ij.pa|iW