數(shù)字電子技術(shù)02-邏輯門電路課件

1、第2章 邏輯門電路 集成電路把若干個(gè)器件及其連線，按照一定的功能要求，制做在同一塊半導(dǎo)體基片上的產(chǎn)品。數(shù)字集成電路（邏輯集成電路）完成邏輯功能或數(shù)字功能的集成電路。集成邏輯門最簡(jiǎn)單的數(shù)字集成電路。7400引腳配置及DIP封裝外形圖本章教學(xué)要求熟練掌握常用門電路的符號(hào)及邏輯功能；了解TTL與非門的工作原理；熟悉TTL、CMOS集成邏輯門的外部特性、主要參數(shù)和使用方法；理解集電極開路門和三態(tài)門的主要特點(diǎn)及應(yīng)用；了解ECL的特點(diǎn)。 正邏輯高電平UOH “真” (1)；低電平UOL“假” (0)。負(fù)邏輯與上相反高電平UOH “假” (0)；低電平UOL“真” (1)。邏輯電平（ UOH和UOL）因邏輯

2、器件內(nèi)部結(jié)構(gòu)不同而異;UOH和UOL的差值愈大，電路可靠性越高。正負(fù)邏輯獲得高低電平的原理輸入信號(hào)Ui控制晶體管起到開關(guān)S的作用：開關(guān)S斷開時(shí)，輸出電壓UO為高電平；開關(guān)S導(dǎo)通時(shí)，輸出電壓UO為低電平；輸入、輸出電壓的高低電平都是一個(gè)范圍1. 按集成度分類一、邏輯門電路的分類名稱縮寫元件集成度等效門實(shí)例小規(guī)模集成電路(Small Scale Integration)SSI10100個(gè)1020個(gè)邏輯門、觸發(fā)器等中規(guī)模集成電路(Medium Scale Integration)MSI1001000個(gè)20100個(gè)譯碼器、MUX、加法器、計(jì)數(shù)器大規(guī)模集成電路(Large Scale Integrati

3、on)LSI1000100000個(gè)1001000個(gè)RAM、ROM、微處理器、單片機(jī)、DSP、ASIC等超大規(guī)模集成電路(Large Scale Integration)VLSI100000個(gè)以上1000個(gè)以上2.按基本結(jié)構(gòu)分類 TTL門(晶體管-晶體管邏輯門)ECL門(射極耦合邏輯門)I2L門(集成注入邏輯門)PMOS門(P溝道增強(qiáng)型MOS管構(gòu)成的邏輯門) NMOS門(N溝道增強(qiáng)型MOS管構(gòu)成的邏輯門)CMOS門(利用PMOS管和NMOS管構(gòu)成的互補(bǔ)電路）雙極型邏輯門單極型邏輯門3.按邏輯門電路的型號(hào)分類（TI）4000系列HC/HCT(高速系列)A HC/AHCT、 VHC/VHCT(改進(jìn)高

4、速系列) LVC (低壓系列)ALVC(改進(jìn)低壓系列)SN54/74系列74H(高速系列)74L(低功耗系列)74S (肖特基系列) 74AS (改進(jìn)肖特基系列)74LS(低功耗肖特基系列) 74LS(低功耗肖特基系列)74F (快速系列)TTL門CMOS 門54系列軍用型：尺寸小、功耗小、可靠性高、工作溫度范圍大（-55+125 ）74系列民用型，低成本改進(jìn)型，工作溫度（0+70 ）P:39P:484.按邏輯功能分類與門或門非門與非門或非門與或非門異或門同或門5.按結(jié)構(gòu)分類OC門（集電極開路輸出門）TS門（三態(tài)輸出門）CMOS門TTL門普通結(jié)構(gòu)門特殊結(jié)構(gòu)門OD門（漏極開路輸出門）TG門（CM

5、OS傳輸門）TS門（三態(tài)輸出門）TTL電路具有速度快、驅(qū)動(dòng)能力強(qiáng)的特點(diǎn)。缺點(diǎn)，是功耗比較大，只能做成小規(guī)模和中規(guī)模集成電路 。CMOS集成電路最突出的優(yōu)點(diǎn)在于功耗極低，所以非常適合于制作大規(guī)模集成電路。隨著CMOS制作工藝的不斷進(jìn)步，無論在工作速度還是在驅(qū)動(dòng)能力上，CMOS電路都已經(jīng)可與TTL電路比擬。因此，CMOS電路將逐漸取代TTL電路而成為數(shù)字集成電路的主流產(chǎn)品。 1. 二極管、三極管邏輯門二極管與門二極管或門三極管非門二、分立門電路和集成門電路功能分析雙極型三極管的開關(guān)等效電路截止時(shí)飽和導(dǎo)通時(shí)關(guān)門狀態(tài)開門狀態(tài)2. TTL與非門OC門在使用時(shí)輸出端必須外接一個(gè)電阻到+VCC，稱為上拉電阻

6、3. 集電極開路輸出門(OC門)OC門 “線與”O(jiān)C門并聯(lián)電路等效邏輯電路(b)BADCFF1F2&(a)&ABCD門2門1F1F2線與FRCICC4. 漏極開路輸出門(OD門)5. 三態(tài)輸出門（TS門）EN = 1正常的與非門EN = 0禁止?fàn)顟B(tài)輸出端相當(dāng)于懸空三態(tài)門與負(fù)載之間 無信號(hào)聯(lián)系注意禁止?fàn)顟B(tài)不是邏輯狀態(tài)三態(tài)門不是三值邏輯門三態(tài)門的圖形符號(hào)低電平有效：高電平有效：三態(tài)緩沖門三態(tài)倒相門三態(tài)與門三態(tài)與非門三態(tài)門的應(yīng)用在公用通道（總線）上輪流傳送信息實(shí)現(xiàn)輸入輸出雙向傳輸端口輸出G=0輸入G=1【例】寫出下圖電路的輸出函數(shù)表達(dá)式，畫出對(duì)應(yīng)所示輸入波形的輸出波形。 解 由圖可見，當(dāng)E=0時(shí)，上

7、端三態(tài)門工作，下端三態(tài)門處于高阻狀態(tài)， ；當(dāng)E=1時(shí)，下端三態(tài)門工作，上端三態(tài)門處于高阻狀態(tài)， 。由此可得F的綜合表達(dá)式為： ，F(xiàn)對(duì)應(yīng)的輸出波形如圖所示。 6. CMOS傳輸門及雙向模擬開關(guān)當(dāng)C=0，C=1時(shí)，TG門截止；當(dāng)C=1，C=0時(shí)，TG門導(dǎo)通； 外特性：指的是電路在外部表現(xiàn)出來的各種特性。外部特性包含兩個(gè)內(nèi)容：輸出與輸入間的邏輯關(guān)系，即邏輯功能；外部的電氣特性，包括電壓傳輸特性、輸入特性、輸出特性等。 三、TTL集成門電路的主要外部特性及參數(shù)直流電源電壓輸入 / 輸出邏輯電平輸入 / 輸出電流扇出系數(shù)傳輸延時(shí)功耗 參數(shù)引線排列從左下角 開始,逆時(shí)針計(jì)算 缺口標(biāo)記17814絕大多數(shù)右下

8、角GND絕大多數(shù)左上角Vcc74LS00是在一個(gè)封裝內(nèi)有四個(gè)相同的與非門。其外形如圖所示。正視圖74LS00封裝和引腳241. 標(biāo)準(zhǔn)TTL門的輸入 / 輸出邏輯電平 輸入低電平時(shí)噪聲容限：輸入高電平時(shí)噪聲容限：【例】74系列門電路中，輸入輸出電平典型參數(shù)為：VIL(max) =0.8V，VIH(min) =2.0V，VOL(max) =0.4V，VOH(min) =2.4V，因此可以計(jì)算出VNL=0.4V，VNH=0.4V。導(dǎo)通延遲時(shí)間tpHL從輸入端接入高電平開始，到輸出端輸出低電平為止，所經(jīng)歷的時(shí)間；截止延遲時(shí)間tpLH從輸入端接入低電平開始，到輸出端輸出高電平為止，所經(jīng)歷的時(shí)間平均傳輸延

9、遲時(shí)間tpdTTL與非門的延遲時(shí)間 UIUOAAtpHLBBtpLH)(21pLHpHLpdttt+=272. 扇入和扇出系數(shù)“拉電流”工作狀態(tài) :（相對(duì)驅(qū)動(dòng)門來說的)“灌電流”工作狀態(tài): 扇入系數(shù)：指一個(gè)門電路所能允許的輸入端個(gè)數(shù)。扇出系數(shù)：一個(gè)門電路所能驅(qū)動(dòng)的同類門電路輸入端的最大數(shù)目。 【例】在如圖所示的由74系列TTL與非門組成的電路中，計(jì)算門G1能驅(qū)動(dòng)多少同樣的與非門。要求G1輸出的高、低電平滿足VOH3.2V，VOL0.4V。與非門的輸入電流為IIL-1.6mA，IIH40A。VOL0.4V時(shí)輸出電流最大值為IOL（max）=16mA，VOH3.2V時(shí)輸出電流最大值為IOH（max

10、）=-0.4mA。G1的輸出電阻忽略不計(jì)。灌電流工作時(shí)：拉電流工作時(shí)：3. 電壓傳輸特性 TTL與非門電壓傳輸特性是指在某一輸入端接可調(diào)直流電源，其余輸入端接高電平情況下，輸出電壓VO隨輸入電壓VI變化的曲線。AB段（截止區(qū)）BC段（線性區(qū)）CD段（轉(zhuǎn)折區(qū)）DE段（飽和區(qū)）根據(jù)電壓傳輸特性，可以求出TTL非門幾個(gè)重要參數(shù):輸入高電平VIH和輸入低電平VIL 、輸出高電平VOH和輸出低電平VOL 、開門電平VON和關(guān)門電平VOFF 、閾值電壓VTH等。VOHVOLVONVOH(min)VOL(max)VOFFVTHV IL（max） V IH（min） VILVIH關(guān)門狀態(tài)開門狀態(tài)B【例】根據(jù)電

11、壓傳輸特性，求出TTL非門幾個(gè)重要參數(shù):輸入高電平VIH和輸入低電平VIL 、輸出高電平VOH和輸出低電平VOL 、開門電平VON和關(guān)門電平VOFF 、閾值電壓VTH等。4. 輸入端負(fù)載特性TTL反相器的輸入端對(duì)地接上電阻RI 時(shí)，uI隨RI 的變化而變化的關(guān)系曲線。ROFF關(guān)門電阻RON 開門電阻uI為輸入低電平uI為輸入高電平數(shù)字電路中要求輸入負(fù)載電阻RIRON或RIROFF ，否則輸入信號(hào)將不在高低電平范圍內(nèi)。振蕩電路則令 ROFF RI RON使電路處于轉(zhuǎn)折區(qū)。(1) 關(guān)門電阻ROFF 在保證門電路輸出為額定高電平的條件下，所允許RI 的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF

12、0.9k。 (2) 開門電阻RON 在保證門電路輸出為額定低電平的條件下，所允許RI 的最小值稱為開門電阻。典型的TTL門電路數(shù)字電路中要求輸入負(fù)載電阻RIRON或RIROFF ，否則輸入信號(hào)將不在高低電平范圍內(nèi)。振蕩電路則令 ROFF RI RON使電路處于轉(zhuǎn)折區(qū)?！纠恳韵码娐肪鶠門TL電路，ROFF0.9k，RON 3.6k。 試寫出各電路的輸出表達(dá)式。51UIHF130kUILF21MF3510 AF4X懸空F6A10KF551UIHF1=130kUILF2=11MF3=A510 AF4=1X懸空F6=AA10KF5=0【例】以下電路均為TTL電路，ROFF0.9k，RON 3.6k。

13、 試寫出各電路的輸出表達(dá)式。解：1、電壓傳輸特性、電流傳輸特性四、CMOS反相器的主要外部特性及參數(shù)1.傳輸特性、 2.輸入噪聲容限、 3.靜態(tài)輸入特性、4.靜態(tài)輸出特性 5.動(dòng)態(tài)特性、 6.扇出系數(shù)ABCDEF0UNLUNHU= UDDTUDD（a）電壓傳輸特性12UoUi理想情況下：輸出高電平UOHUDD，輸出低電平UOL0 輸入高電平UIHUDD，輸入低電平UIL0高電平噪聲容限UNH低電平噪聲容限UNL輸出狀態(tài)轉(zhuǎn)換的閥值電壓UTUDD 2.輸入噪聲容限結(jié)論：可以通過提高VDD來提高噪聲容限提高噪聲容限的方法？3.靜態(tài)輸入特性 CMOS門電路的輸入阻抗非常大。 優(yōu)點(diǎn)：幾乎不吸收電流。一般

14、來說，高電平輸入電流IIH1A，低電平輸入電流IIL1A。 缺點(diǎn)：容易接收干擾甚至損壞門電路。 措施：輸入級(jí)一般都加了保護(hù)電路。 根據(jù)靜態(tài)輸入特性討論：CMOS門電路多余引腳的處理 將2輸入的CMOS邏輯門轉(zhuǎn)換成CMOS反相器（非門），其中的一個(gè)引腳多余，請(qǐng)分析以下4種處理方法是否正確。結(jié)論：CMOS門電路多余引腳不能懸空；輸入引腳接一電阻到地相當(dāng)于輸入低電平。 ZXZ1KVDDX1KZX懸空Z(yǔ)X(a)(b)(c)(d )灌電流（sinking current）VOL1VDD負(fù)載當(dāng)門電路輸出低電平時(shí)即開門時(shí) 當(dāng)門電路輸出高電平時(shí)，即關(guān)門時(shí) 拉電流（sourcing current）VOH1VD

15、D負(fù)載4. 靜態(tài)輸出特性扇出系數(shù)因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，一般額定扇出系數(shù)可達(dá)50。但必須指出的是，扇出系數(shù)是指驅(qū)動(dòng)CMOS電路的個(gè)數(shù)，若就灌電流負(fù)載能力和拉電流負(fù)載能力而言，CMOS電路遠(yuǎn)遠(yuǎn)低于TTL電路。灌電流工作時(shí)：拉電流工作時(shí)：五、邏輯門電路使用中的幾個(gè)實(shí)際問題 1. 集成門電路使用注意事項(xiàng) 2. 門電路之間的接口 3. 門電路帶其他負(fù)載時(shí)的接口 4. 抗干擾措施1.集成門電路使用注意事項(xiàng) (1) TTL門電路使用注意事項(xiàng)TTL電路的電源一般均采用+5V，紋波及穩(wěn)定度通常要求應(yīng)不大于10%，甚至有的要求應(yīng)不大于5%，即電源電壓應(yīng)限制在5V0.5V(或5V0.25

16、V)以內(nèi)。輸入端不能直接與高于+ 5.5V或低于-0.5V的低內(nèi)阻電源連接，否則會(huì)因?yàn)榈蛢?nèi)阻電源供給較大電流而燒壞器件。輸出端不允許與電源或地短接，必要時(shí)必須通過串接電阻與電源連接，以提高輸出電平。插入或拔出集成電路時(shí)，務(wù)必切斷電源，否則會(huì)因電源沖擊而造成永久損壞。(2) CMOS門電路使用注意事項(xiàng)CMOS門電路的電源工作范圍較寬，但要符合工作電壓上下限要求。輸入高電平不得高于VDD+ 0.5V，低電平不得低于-0.5V，輸入端的電流一般應(yīng)限制在1mA以內(nèi)。與TTL門電路一樣，輸出端不允許與電源或地短接，必要時(shí)必須通過串接電阻與電源連接，以提高輸出能力。測(cè)試CMOS電路時(shí)，如果信號(hào)電源和電路供

17、電采用兩組電源，則在上電時(shí)應(yīng)先接通電路供電電源，后開信號(hào)電源；斷電時(shí)先關(guān)信號(hào)電源，后關(guān)電路供電電源。2.門電路之間的接口（1）驅(qū)動(dòng)能力： 驅(qū)動(dòng)門為負(fù)載門提供足夠大的灌電流和拉電流 驅(qū)動(dòng)門與負(fù)載門電流之間的驅(qū)動(dòng)應(yīng)滿足： IOH(max)nIIH(max) ， IOL(max)mIIL(max) （n和m是負(fù)載電流的個(gè)數(shù)）接口電路應(yīng)考慮的問題（2）電平匹配： 驅(qū)動(dòng)門的輸出電壓應(yīng)在負(fù)載門所要 求的輸入電壓范圍內(nèi)。 驅(qū)動(dòng)門與負(fù)載門之間的邏輯電平應(yīng)滿足： UOH(min)UIH(min)， UOL(max)UIL(max)。(1)TTL門驅(qū)動(dòng)74HC和74AHC系列圖2-40TTL驅(qū)動(dòng)CMOS時(shí)的接口a

18、) 電源電壓都為5V時(shí)的接口b) 電源電壓不同時(shí)的接口(2)TTL門驅(qū)動(dòng)74HCT系列和74AHCT系列當(dāng)都采用5V電源時(shí)，CMOS門的VOH(min)大于TTL門的VIH(min)，CMOS門的VOL(max)小于TTL門的VIL(max)，兩者電壓參數(shù)相容。但是CMOS門的IOH、IOL參數(shù)較小，所以，這時(shí)主要考慮CMOS門的輸出電流是否滿足TTL輸入電流的要求。(3) CMOS門驅(qū)動(dòng)TTL門CMOS驅(qū)動(dòng)TTL門接口電路(4) 低電壓CMOS門電路及接口為了減小功耗，半導(dǎo)體廠家推出了供電電壓分別為3.3V、2.5V、1.8V等一系列低電壓集成邏輯電路。在同一系統(tǒng)中采用不同電壓的邏輯器件，需

19、要考慮不同邏輯器件之間的接口問題。將CMOS門電路并聯(lián)以提高帶負(fù)載能力通過電流放大器驅(qū)動(dòng)TTL電路3.門電路帶其他負(fù)載時(shí)的接口圖2-42門電路帶小電流負(fù)載a) 驅(qū)動(dòng)發(fā)光二極管b) 驅(qū)動(dòng)低電流繼電器圖2-43門電路帶大電流負(fù)載a) 門電路并聯(lián)使用b) 加驅(qū)動(dòng)晶體管對(duì)于或非門及或門，多余輸入端應(yīng)接低電平，比如直接接地；也可以與有用的輸入端并聯(lián)使用。(1)多余輸入端的處理對(duì)于與非門及與門，多余輸入端應(yīng)接高電平，比如直接接電源正端，或通過一個(gè)上拉電阻（13kW）接電源正端；在前級(jí)驅(qū)動(dòng)能力允許時(shí)，也可以與有用的輸入端并聯(lián)使用。4.抗干擾措施(2) 去耦合濾波電容數(shù)字電路或系統(tǒng)通常是由多種或多片邏輯芯片構(gòu)成，由公共的直流電源供電。在電路高低電平狀態(tài)轉(zhuǎn)換時(shí)，產(chǎn)生較大的脈沖電流和尖峰電流，它們流經(jīng)公共的電源，由于電源有一定的內(nèi)阻抗，必將在芯片間產(chǎn)生一定的影響，甚至可能導(dǎo)致邏輯錯(cuò)誤。采用去耦合濾波電容 在直流電源與地之間接10100F的大電容，濾除電源波動(dòng)而產(chǎn)生的干擾信號(hào)。 對(duì)每一個(gè)集成芯片的電源與地之間接一個(gè)0.1F的電容以濾除開關(guān)噪聲。各類邏輯門的性能比較