數(shù)字電路與邏輯設(shè)計(jì)課件：第三章 part4常用組合邏輯模塊

1、各知識(shí)單元的分?jǐn)?shù)分配第0章 引論第一章 數(shù)制與編碼 7%第二章 邏輯函數(shù)及其化簡(jiǎn) 15%第三章 組合邏輯電路 20%第四章 時(shí)序電路分析 30%第五章 同步時(shí)序電路設(shè)計(jì) 15%第六章 集成數(shù)/模和模/數(shù)轉(zhuǎn)換器 5%第七章 可編程邏輯器件及其應(yīng)用 8%D. Zhu 2012第三章 組合邏輯電路3-1 二極管和三極管的開(kāi)關(guān)特性3-2 數(shù)字集成器件簡(jiǎn)介3-3 常用組合邏輯模塊3-4 組合電路分析3-5 組合電路設(shè)計(jì)3-6 險(xiǎn)象與競(jìng)爭(zhēng)3-7 小結(jié)組合電路： 當(dāng)前輸出僅和當(dāng)前的輸入有關(guān)D. Zhu 20123-3 常用組合邏輯模塊一、并行加法器二、數(shù)值比較器三、譯碼器四、數(shù)據(jù)選擇器五、常用組合邏輯器件

2、一個(gè)模塊完成某個(gè)常用的特定的功能，如加法器、數(shù)值比較器、編碼器、譯碼器、數(shù)據(jù)選擇器等。D. Zhu 2012第三章 組合邏輯電路3-1 二極管和三極管的開(kāi)關(guān)特性3-2 數(shù)字集成器件簡(jiǎn)介3-3 常用組合邏輯模塊3-4 組合電路分析3-5 組合電路設(shè)計(jì)3-6 險(xiǎn)象與競(jìng)爭(zhēng)3-7 小結(jié)組合電路： 當(dāng)前輸出僅和當(dāng)前的輸入有關(guān)D. Zhu 20123-4 組合電路分析分析：已知邏輯電路，導(dǎo)出電路的邏輯功能。組合電路分析步驟：由給定的邏輯圖逐級(jí)寫出邏輯函數(shù)表達(dá)式；由邏輯函數(shù)表達(dá)式列出真值表；分析、歸納電路的邏輯功能。 以上各步驟不是一成不變的，應(yīng)視具體情況而定，只要能達(dá)到分析的目的，可以略去其中的某些步驟。

3、D. Zhu 2012例1：電路分析邏輯功能：全減器D. Zhu 2012例2：分析以下電路的邏輯功能。邏輯功能：一位全加器D. Zhu 2012例3：分析以下利用了數(shù)據(jù)選擇器MUX電路的邏輯功能。邏輯功能：奇判別電路。D. Zhu 2012例3（續(xù)）邏輯功能：奇判別電路。D. Zhu 2012數(shù)值比較器COMP的應(yīng)用例4：電路分析。1010001F(A3,A2,A1,A0)m(515)D. Zhu 2012第三章 組合邏輯電路3-1 二極管和三極管的開(kāi)關(guān)特性3-2 數(shù)字集成器件簡(jiǎn)介3-3 常用組合邏輯模塊3-4 組合電路分析3-5 組合電路設(shè)計(jì)3-6 險(xiǎn)象與競(jìng)爭(zhēng)3-7 小結(jié)組合電路： 當(dāng)前輸

4、出僅和當(dāng)前的輸入有關(guān)D. Zhu 2012一、電路設(shè)計(jì)的概念二、用SSI設(shè)計(jì)組合電路三、用MSI設(shè)計(jì)組合電路四、功能分解的設(shè)計(jì)方法3-5 組合電路設(shè)計(jì)設(shè)計(jì)：已知功能要求，導(dǎo)出最佳邏輯電路。D. Zhu 2012一、電路設(shè)計(jì)的概念1、設(shè)計(jì)過(guò)程 從實(shí)際設(shè)計(jì)要求開(kāi)始，直到得到符合功能要求 的最佳電路為止。2、設(shè)計(jì)方法 對(duì)于同一設(shè)計(jì)對(duì)象，可以采用不同的設(shè)計(jì)思路和 設(shè)計(jì)方法，從而得到不同的設(shè)計(jì)結(jié)果。3、最佳電路 同一功能的電路可能采用不同的器件和不同的結(jié) 構(gòu)來(lái)實(shí)現(xiàn)，最佳電路的含義因此也各不相同。D. Zhu 20124、設(shè)計(jì)的階段 用某種形式的邏輯描述來(lái)表示實(shí)際的設(shè)計(jì)要求； （真值表、功能表、卡諾圖、邏

5、輯方程、邏輯圖） 各種邏輯描述之間的變換，以變換成邏輯圖為最終目的； 除邏輯圖外，真值表、功能表、卡諾圖和邏輯方程等都是常用的描述邏輯函數(shù)的方式。一、電路設(shè)計(jì)的概念D. Zhu 2012一、電路設(shè)計(jì)的概念二、用SSI設(shè)計(jì)組合電路三、用MSI設(shè)計(jì)組合電路四、功能分解的設(shè)計(jì)方法3-5 組合電路設(shè)計(jì)設(shè)計(jì)：已知功能要求，導(dǎo)出最佳邏輯電路。D. Zhu 2012二、用SSI設(shè)計(jì)組合電路1、設(shè)計(jì)要求 以門電路為基礎(chǔ)，要求使用的門電路數(shù)量最 少，門的輸入端數(shù)也最少。（最小化設(shè)計(jì)）D. Zhu 2012二、用SSI設(shè)計(jì)組合電路2、設(shè)計(jì)步驟 分析設(shè)計(jì)要求，根據(jù)輸出與輸入間的邏輯 關(guān)系列出真值表； 利用公式法或卡

6、諾圖法化簡(jiǎn)邏輯函數(shù)，求 出最簡(jiǎn)邏輯表達(dá)式； 根據(jù)最簡(jiǎn)邏輯表達(dá)式畫出邏輯圖。一般來(lái) 說(shuō)，最簡(jiǎn)與或式同兩級(jí)與非門電路對(duì)應(yīng)，最 簡(jiǎn)或與式同兩級(jí)或非門電路對(duì)應(yīng)。 以上步驟可以靈活使用。D. Zhu 20123、設(shè)計(jì)舉例例1：設(shè)計(jì)一個(gè)四舍五入判別器，用來(lái)判別8421BCD碼表示的十進(jìn)制數(shù)是否等于或大于5。最簡(jiǎn)與或式：兩級(jí)與非門電路最簡(jiǎn)或與式：兩級(jí)或非門電路D. Zhu 2012例2：設(shè)計(jì)一位全減器D. Zhu 2012例2（續(xù)）有三個(gè)積項(xiàng)相同，可以共用同一個(gè)門；在設(shè)計(jì)多輸出函數(shù)的邏輯電路時(shí)，應(yīng)盡可能利用公共項(xiàng)，以達(dá)到在總體上簡(jiǎn)化電路的目的；D. Zhu 2012例3：設(shè)計(jì)1個(gè)一位數(shù)值比較器D. Zhu 2012例4：設(shè)計(jì)四位比較器用SSI設(shè)計(jì)一個(gè)四位二進(jìn)制數(shù)比較器，輸入為A=A3A2A1A0，B=B3B2B1B0，輸出包括FAB，F(xiàn)AB，F(xiàn)A9加法器II： 修正加6，不修正加0。D. Zhu 2012例3（續(xù)）CF9F3F2+F3FlC= CO3+ F3F2+F3FlD. Zhu 2012例3（續(xù)）C= CO3+ F3F2+F3FlD. Zhu 2012例4：設(shè)計(jì)1位8421BCD碼加法器加法器I： 進(jìn)行二進(jìn)制加法： F=A+B修正信號(hào)產(chǎn)生電路：判斷是