大連理工大學(xué)機組知識點總結(jié)(1-5章)(共22頁)

1、在此處鍵入1.2主要內(nèi)容 在此處鍵入第一章計算機系統(tǒng)概論(giln)1.1重點難點計算機系統(tǒng)是一個非常復(fù)雜的系統(tǒng),它由硬件和軟件兩大部分組成(z chn)。讀者必須清楚地認識 到硬件和軟件各自在計算機系統(tǒng)中的地位和作用以及它們相互之間的依存關(guān)系。硬件(yn jin)是指計算機的實體部分。它由看得見摸得著的各種電子元器件及各類光、電、機設(shè)備的 實物組成，包括主機、外設(shè)等。軟件是看不見摸不著的.由人們事先編制成的具有各類特殊功能的倩息組成s通常把這些 信息，諸如各類程序存儲于各類媒體中，如RAM、ROM、磁盤、光盤、磁帶甚至紙帶等。硬件必須依靠軟件來發(fā)揮其自身的各種功能及提高自身的工作效率。軟件甚

2、至還能使硬件 發(fā)揮類似人腦思維的功能。計算機系統(tǒng)倘若失去了軟件，其硬件將一籌莫展，猶如人類失去了大 腦。而軟件必須依托硬件的支撐才能真正施展其才華，一旦失去了硬件，猶如人類失去T軀體, 軟件也毫無意義，成了幽靈Q因此，計算機系統(tǒng)的軟、硬件互依互存，互相發(fā)展+缺一不可。本課程旨在介紹計算機系統(tǒng)的硬件組成。倘若剖析任何一臺計算機,其內(nèi)部組織的繁雜程 度會使你眼花繚亂，無從人手。讀者必須學(xué)會以宏觀的思維來對待微觀的結(jié)構(gòu)。為此,本書采用 自頂向下、由表及里、層層細化、深人內(nèi)核的編寫手法。圖1.1使讀者一目了然地看到一個結(jié)構(gòu) 簡單、清晰明了的計算機內(nèi)部組成框圖，并由此使讀者領(lǐng)略全書的要點和各章節(jié)之間的相

3、互 關(guān)系。為了使讀者對馮+諾依曼計算機棊本組成有一概要的認識(rn shi)，本章重點要求讀者掌握一個較 細化的計算機組成框圖，如圖】.2所示6而旦要求學(xué)生(xu sheng)根據(jù)此圖描述計算機內(nèi)部的控制流和數(shù) 據(jù)流的變化，從而初步認識計算機內(nèi)部的工作(gngzu)過程。圖中主存儲器由存儲體M、MAR和MDR組成。存儲體由很多存儲單元組成，用來存放指令 或數(shù)據(jù),MAK存放欲訪問的存儲單元的地址，MDR存放從存儲單元讀出的信息或即將存人呆存 儲單元的信息。運算器由累加器ACC、乘商寄存器MQ、操作數(shù)寄存器X和算術(shù)邏輯部件ALU 組成，用來完成算術(shù)運算和邏輯運算控制器由PC JR、CU組成，PC存

4、放欲執(zhí)行指令的地址，m 存放欲執(zhí)行的指令，CU用來發(fā)出各種操作命令由于本章的概念、名詞較多，初學(xué)者很難很快領(lǐng)會艽確切含意。但只要循序漸進地認真學(xué)習(xí)1.2主要內(nèi)容1.2*1基本概念必須重點掌握下列概念：(1)計算機系統(tǒng)及計算機系統(tǒng)的層次結(jié)構(gòu)。硬件、計算機、主機、CPU、主存、輔存、外部設(shè)備。軟件、系統(tǒng)軟件、應(yīng)用軟件。(4)高級語言、匯編語言、機器語言。計算機組成和計算機體系結(jié)構(gòu)。存儲(cn ch)單元(dnyun)、存儲元件、存儲基元、存儲字、存儲(cn ch)字長、存儲容量。機器字長、指令宇長、存儲字長。1.2*2馮諾依曼計算機的特點1945年，馮*諾依曼在制定EDVAC(電子離散變量計算機）

5、的計劃中.提出了存儲程序的概 念，即將程序和數(shù)據(jù)一起存放在存儲器中，以后凡以此概念為基礎(chǔ)的各類計算機，都稱為馮*諾 依曼機。其特點為：(1)計算機由運算器、存儲器、控制器和輸人設(shè)備、輸出設(shè)備五大部件組成。U)指令和數(shù)據(jù)以同等地位存于存儲器內(nèi)，并可按地址尋訪指令和數(shù)據(jù)均用二進制代碼表承。指令由操作碼和地址碼組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存 儲器中的位置。指令在存儲器內(nèi)按順序存放通常，指令是順序執(zhí)行的，在特定條件下,可根據(jù)運算結(jié) 果或根據(jù)設(shè)定的條件改變執(zhí)行順序。早期的馮*諾依曼機以運算器為中心，輸人輸出設(shè)備通過運算器與存儲器傳送數(shù)據(jù)。1.2*3計算機硬件框圖主教材中給出了三

6、個計算機硬件框圖：以運算器為屮心的計算機結(jié)構(gòu)中，輸人的程序和數(shù)據(jù) 必須通過運算器存人存儲器中，存儲器中的結(jié)果也必須通過運算器送至輸出段備;以存儲器為中 心的汁算機結(jié)構(gòu)中，輸人輸出設(shè)備可以不通過運算器直接與存儲器傳送信息;現(xiàn)代計算機結(jié)構(gòu) 中，將運算器和控制器集成在個芯片內(nèi).組成CPU。無論何種計算機結(jié)構(gòu)都由五大部件組成。學(xué)習(xí)計算機硬件框圖時，不僅要掌握五大部件各自的作用，還必須了解各部件之間的相互關(guān) 系，如控制器要向其他四個部件發(fā)出命令信息，四個部件要向控制器發(fā)送反饋信息。而由指令組 成的程序或數(shù)據(jù)可以在輸人設(shè)備與存儲器之間、輸出設(shè)備與存儲器之間以及控制器與存儲器之 間傳送u1.2.4計算機的工

7、作(gngzu)過程計算機的工作過程(guchng)是本章的重點D人們需將事先編好的程序（指令序列）送至計算機的存 儲器內(nèi)、然后計算機按此指令序列逐條完成全部指令的功能，直至程序結(jié)束。因此，要了解計算 機的工作過程,必須(bx)首先了解計算機完成一條指令的信息流程。L完成一條指令的信息流程根據(jù)圖L2,以取數(shù)指令（即將指令地址碼指示的存儲單元中的操作數(shù)取出后送至運算器的 ACC中）為例，其信息流程是：取指令PCMARMMDRIR分析指令P(m)cu執(zhí)行指令A(yù)d(IR)MARMMDR一ACC此外，每完成一條指令，還必須為取下條指令作準備，形成下條指令的地址，即(PC) +1PC。計算機的工作過程計

8、算機的工作過程實質(zhì)就是不斷從存儲器中逐條取出指令，送至控制器，經(jīng)分析后由CU發(fā) 出各種操作命令，指揮各部件完成各種操作，直至程序中全部指令執(zhí)行結(jié)束讀者可結(jié)合圖K2 和主教材中表M的程序清單，口述每條指令的運行過程深對計算機解題過程的理解。第二章計算機的發(fā)展(fzhn)及應(yīng)用2. 1 重點難點本章(bn zhn)重點要求r解計算機的產(chǎn)生、發(fā)展(fzhn)、應(yīng)用的簡要歷史，從而激發(fā)學(xué)習(xí)本課程的積極性和主動性。木章無難點內(nèi)容，2.2主要內(nèi)容2.2.1計算機的發(fā)展計算機的發(fā)展史包括硬件和軟件兩個方面。硬件的犮展主要體現(xiàn)在組成計算機基本電路的 元器件的性能飛躍;軟件的發(fā)展始終以如何提高計算機的效率和如何

9、方便用戶為0標。從1946年世界上第一臺電子計算機ENIAC誕生到20世紀5060年代，構(gòu)成計算機的元 器件不斷地發(fā)生著變化（電子管品體筲集成電賂），兒乎每隔67年7計算機就更新?lián)Q代一 次+運算速度提高一個數(shù)嗇級。20世紀70年代，自從Intel公司生產(chǎn)了第一個微處理器芯片后， 隨者集成度的成倍提高，每隔18個月芯片上品體管集成數(shù)就翮一番（摩爾定律）。計算機的成 本大幅下降,體積成倍縮小，使它獲得極為廣泛的應(yīng)用，乃至使人類世界從制造時代進人佶息時 代，出現(xiàn)了知IR大爆炸。而且隨著大規(guī)模集成電路工藝的成熟，計算機的硬件價格越來越低，功 能越來越強，相比之下,軟件價格在計算機系統(tǒng)中所占的比例越乘越

10、高。計算機發(fā)展至今，大致經(jīng)歷了四代(s di)，即電子管時代、品體管時代、中小規(guī)模集成電路時代和大 規(guī)模、超大規(guī)模集成電路時代。1第一代計算機（19461957年）這一代(y di)計箅機采用電子管作為運算和邏輯元件，數(shù)據(jù)表示采坩定點數(shù),用機器語言和匯編語 言編寫程序，主要用于科學(xué)計算和工程計算。2第二代計算機U958I%4年）這一代計算機用晶體管代替電子管作為運算和邏輯(lu j)元件，用磁芯作為中存，磁帶和磁盤作為 輔存。開始使用F0RTRAN、ALG0L、C0IK)L等高級程序設(shè)計語3第二代計算機（1961971年）這一代計算機用中小規(guī)模集成電路代替分t元件,主存除磁芯外，還出現(xiàn)了用半導(dǎo)

11、體存儲器 取代磁芯存儲器。在軟件方面,操作系統(tǒng)日趨成熟。第四代計算機U971年至今）這一代計算機用大規(guī)模集成電路(LSI)和超大規(guī)模集成電路(VLSI)作為計算機的主要功能 部件。軟件方面發(fā)展了數(shù)據(jù)庫管理系統(tǒng)、分布式操作系統(tǒng)和網(wǎng)絡(luò)軟件等。2.2.2計算機的分類及應(yīng)用計算機的分類計算機分類方法很多，按信息的形式可分為數(shù)字計算機和模擬計算機。前者的信息是以離 散型數(shù)宇脈沖形式傳遞的;后者的信息是以連續(xù)型電波形式傳遞的兩者的結(jié)合就是數(shù)宇模擬 混合式計算機，按計算機在系統(tǒng)中所處的地位可分為實時控制計算機和分時控制計算機。前者要求以足夠 快的速度處理外來信息，并要求做出即時響應(yīng);后者具有同時向多個用戶提

12、供機器自身資源的能 力，使各t用戶可同時占用丨I算機D按機器的通用程度可分為通用計算機和專用計算機，前者一般屬于分時控制計算機，后者 大多屬于實時控制計算機。按體積大小、簡易性、功率損耗、性能指標、存儲容童、指令系統(tǒng)規(guī)模和機器價格(jig)等不同，通用 計算機又可分為單片機、微型計算機、小型計算機、大型計算機、巨型計算機和工作站。2+計算機的應(yīng)用(yngyng)隨著集成電路(jchng-dinl)制造工藝的H趨成熟，微型機的出現(xiàn)使計算機的應(yīng)用領(lǐng)域越來越廣泛。主要 有以下幾方面：科學(xué)計算與數(shù)據(jù)處理。工業(yè)控制和實時控制9網(wǎng)絡(luò)技術(shù)。虛擬現(xiàn)實。辦公自動化和管理信息系統(tǒng)。CAD/CAM/CIMS.多媒體

13、技術(shù)。第三章系統(tǒng)總線3.1重點難點通過本章的學(xué)習(xí)，要求學(xué)生了解隨著計算機的發(fā)展.應(yīng)用領(lǐng)域的不斷擴大,1/0設(shè)備的種類 和數(shù)量也越來越多。為了更好地解決I/O設(shè)備與主機之間連接的靈活性，計算機的結(jié)構(gòu)從分散 連接發(fā)展成總線連接。而且為了進-步簡化設(shè)計，便于維護，有利于批量生產(chǎn)，又提出了各種總 線標準。學(xué)習(xí)本章應(yīng)重點拿握：有關(guān)總線的基本概念。如何克服(kf)總線的瓶頸。如何對總線進行(jnxng)管理，包栝判優(yōu)控制和通信控制。本章的難點是總線的通信控制，既要解決通信雙方如何獲知傳輸?shù)拈_始和結(jié)束，又要使通信 雙方按規(guī)定的協(xié)議互相協(xié)調(diào)(xitio)配合來完成通信任務(wù)。3.2主要內(nèi)容3.2.1總線的基本概

14、念總線和總線上信息傳輸?shù)奶攸c總線是連接多個部件(模塊）的信息傳輸線，是各部件共享的傳輸介質(zhì)。而且在某一時刻只 允許有-個郎件向總線發(fā)送信息,但多個部件町以同時從總線上接收相同的信息?？偩€的傳輸周期總線的傳輸周期是指一次總線操作所需的時間，簡稱總線周期（包括申請階段、尋址階段、 傳送階段和結(jié)束階段）。r總線寬度總線寬度又稱為總線位寬，它是總線t同時能夠傳輸?shù)臄?shù)據(jù)位數(shù)，通常是指數(shù)據(jù)總線的根數(shù)?？偩€帶寬總線帶寬是指單位時間內(nèi)總線上可傳輸數(shù)據(jù)的位數(shù)，逋常用每秒鐘傳送倍息的字節(jié)數(shù)來衡 量，單位可用字節(jié)/秒（RPS)表示總線特性總線特性是指機械特性、電氣持性、功能特性及時間特件?？偩€標準總線標準是國際公布

15、或推薦的互聯(lián)各個模塊的標準，它是把各種不同的模塊組成計算機系 統(tǒng)（或計箅機應(yīng)用系統(tǒng)）時必須遵守的規(guī)范?？偩€標準為計算機系統(tǒng)（或汁算機應(yīng)用系統(tǒng)）中各 模塊的互聯(lián)提供一個標準界面（接U),該界面對它兩端的模塊都是透明的，即界面的任一方只 需根據(jù)總線標準的要求來實現(xiàn)自身一方接口的功能，而不必考慮對方與界向的接口方式?？偩€的主設(shè)備(shbi)(模塊）總線的主設(shè)備(shbi)是指獲得總線控制權(quán)的設(shè)備?？偩€(zn xin)的從設(shè)備(模塊）總線的從段備是指被主設(shè)備訪問的設(shè)備，只能響應(yīng)從主設(shè)備發(fā)來的各種總線命令?？偩€的分類總線的應(yīng)用很廣泛,從不同角度可以有不同的分類方法。按連接部件不同，總線可分以下幾類。片內(nèi)

16、總線:芯片內(nèi)的總線。系統(tǒng)總線:連接CPU、主存、1/0(通過I/O接口）各部件之間的信息傳輸線。通信總線:連接計算機系統(tǒng)之N或i卜算機與具他系統(tǒng)之間的信息傳輸線?？偩€性能總線性能包括總線寬度、標準傳輸率、時鐘同步/異步、總線復(fù)用、信號線數(shù)、總線控制方式及 負載能力等。3.2.2總線結(jié)構(gòu)主教材給出了各種總線的結(jié)構(gòu)框圖，通過這些框圖可對總線結(jié)構(gòu)的計算機有一槪貌性的了 解，并對各種總線標準的應(yīng)用有一初步認識。重點應(yīng)拿握為什么要采用多總線結(jié)構(gòu)，它對解決總 線瓶頸和提高計算機整機的性能有何作用。單總線結(jié)構(gòu)的計算機將CPU、主存以及各種速度不一的I/O設(shè)備（通過I/O接口）都掛在一 組總線上。這種結(jié)構(gòu)簡單

17、，便于增刪I/O,但所有的傳送都通過這組共享總線，極易形成計算肌 系統(tǒng)的瓶頸。隨著計算機應(yīng)用范ffl的擴大，對數(shù)據(jù)的傳輸量和傳輸速度的要求越來越髙,單總線 結(jié)構(gòu)己不能滿足系統(tǒng)丄作的需要。為/解決總線的瓶頸問題，可采用多總線結(jié)構(gòu)如果將速度 不同的I/O設(shè)備分別掛在速度不同的總線上，例如把多媒體卡、高速局域網(wǎng)適配器、高性能圖形板等數(shù)據(jù)傳輸速率很高的設(shè)備掛到性能較髙的PCI總線上，將低速的FAX、Mdem、打印機等掛 到性能較低的ISA、EISA總線上，使設(shè)備的信息分流，如圖3.1所示,從而提高整機的性能圖3,多總線結(jié)構(gòu)3,2.3總線(zn xin)控制由于總線上連接(linji)著多個部件，每個部

18、件如何發(fā)送信息，如何接收信息，如何防止信息丟失等 一系列問題，都必領(lǐng)通過總線控制器統(tǒng)一管理D總線控制包括(boku)判優(yōu)控制和通信控制。1.總線判優(yōu)控制當多個主設(shè)備同時請求占用總線時，必須由總線判優(yōu)邏輯按其優(yōu)先級別仲裁,決定由哪個主 設(shè)備占用總線。判優(yōu)控制又分集中式和分布式兩種，其中集中式總線判優(yōu)邏輯有鏈式査詢、計數(shù) 器定時査詢和獨立請求方式三種，圖3.2所示為這三種方式的示意圖。鏈式,查詢(chxn)方式如圖3_2(a)所示。圖中控制(kngzh)總線中有三根線用于總線控制（BS總線(zn xin)忙、 BR總線請求、BG總線同意）,其中總線同意信號BC是串行地從一個V0接口送到下一個I/O

19、 接口d如果BG到達的接口有總線請求，BG信號就不再往下傳，意味著該接口獲得了總線使用 權(quán)?？梢娫跂嗽冩溨?，離總線控制器最近的設(shè)備具有最高的優(yōu)先級。這種方式的特點是:只需很 少兒根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制,并且很容易擴充設(shè)備，但對電路故障很敏感。計數(shù)器定時查詢(chxn)方式如圖3.2(b)所示，弓圖U)相比(xin b)，圖（b)多了一組設(shè)備地址線，少 了一根總線(zn xin)同意線n總線控制器接到由BR線送來的總線請求信號后，在總線未被使用（BS = )的情況下，由計數(shù)器開始計數(shù)，并逋過設(shè)備地址線向各設(shè)備發(fā)出一組地祉信號。當某個請求 占用總線的設(shè)備地址與計數(shù)值致時，便獲得總線使用

20、權(quán)，此時終止ij數(shù)査詢。這種方式的特點 是:計數(shù)可以從“0”開始，此時一旦設(shè)備的優(yōu)先次序被固定后，設(shè)備的優(yōu)先級就按0、1、的順總線控制部件BRI/O接DOyVI/O接 D 1廣、11 *I/O 接 Dn ,鏈式査詢方式BG地址線 設(shè)備地址線總線控制部件地址線數(shù)據(jù)線(b)計數(shù)器定時査詢方式(c)獨立請求方式圖3.2集中式總線三種控制方式總線控制部件數(shù)據(jù)線地址線序降序排列，而且固定不變;計數(shù)器也可以從上一次計數(shù)的終點開始計數(shù)，即是一種循環(huán)方法，此 時設(shè)備使用總線的優(yōu)兜級相等;計數(shù)器的初值還可由程序設(shè)置,故優(yōu)先次序可以改變。這種方式 對電路故障不如鏈式査詢方式敏感，但增加了控制線（設(shè)備地址)數(shù)，控制

21、也較復(fù)雜。獨立請求方式如圖3.2(所示，由圖可見，每一設(shè)備均有對總線請求信號B&和總 線同意信號BG;?？偩€控制部件中有一排隊電路，可根據(jù)優(yōu)先次序確定響應(yīng)哪一設(shè)備的請求。 這種方式的特點是:響應(yīng)時間快，優(yōu)先次序控制靈活（通過程序改變），但控制線數(shù)憊多,總線控 制更復(fù)雜。2.總線的通信控制總線的通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結(jié)朿，以及通信雙方如何協(xié)調(diào) 配合。總錢通信主要分同步和異步兩大類。異步通信具體又分為不互鎖，半互鎖，全互鎖三種。第四章存儲器4.1重點難點存儲器如同人的大腦一樣(yyng)，具有記憶功能，是計算機的重要組成部分,它直接影響計算機存 儲信息的容量和運行速度。學(xué)習(xí)

22、本章應(yīng)重點掌握：存儲系統(tǒng)層次結(jié)構(gòu)的概念(ginin)，了解Cache主存和主存一輔存層次的作用，以及程序訪問(fngwn) 的局部性原理與存儲系統(tǒng)層次結(jié)構(gòu)的關(guān)系。各類存儲器（主存、Cache、磁表面存儲器）的工作原理及技術(shù)指標。半導(dǎo)體存儲芯片的外特性以及與CPU的連接。如何提髙訪存速度。本章的難點包括：由于不同的存儲芯片其基本單元電路是不同的，學(xué)習(xí)時不必死記硬背其具體電路T應(yīng)從 本質(zhì)上理解其讀/寫原理，從而提高對硬件電路的“讀圖能力和分析能力。在設(shè)計存儲芯片與CPU連接電路時,關(guān)鍵在于存儲芯片選片邏輯的確定。要求學(xué)生必 須綜合應(yīng)用以前學(xué)過的電路知識，結(jié)合存儲芯片的外特性，合理選用各種芯片，準確

23、畫出存儲芯 片與CPU的連接圖。不同的Cache主存地址映像，直接影響主存地址字段的分配及替換策略和命中率。4.2主要(zhyo)內(nèi)容4.2.1存儲器的分類(fn li)及存儲系統(tǒng)的層次結(jié)構(gòu)存儲器是計算機系統(tǒng)中的記憶設(shè)備，種類繁多。從不同的角度對存儲器可做不同的分類(fn li)，通常以存儲器在計算機中的作用分類。圖12存儲器層次結(jié)構(gòu)為了解決存儲器的速度、容量和價格這三個主要性能指標之間的矛盾，通?？蓪⒋鎯ο到y(tǒng)分 為Cadie-主存層次和主存一輔存層次。前者主要解決存儲系統(tǒng)的速度問題，后者主要解決存 儲系統(tǒng)的容量問題。這兩個層次都遵循程序訪問的局部性原理。主存與緩存Cache之間的數(shù)據(jù) 調(diào)動是

24、由硬件自動完成的，主存與輔存之間的數(shù)據(jù)調(diào)動是由硬件和操作系統(tǒng)共同完成的。 圖4二是存儲器層次結(jié)構(gòu)樂意圖。12.2主存儲器I主存的基本組成圖是主存的基本組成框圖p圖中MAR存放欲訪問的存儲單兀地址T經(jīng)譯碼驅(qū)動后，可 讀出某單元的內(nèi)容，或?qū)⒛承畔懭四硢卧?。MDR存放從某單元讀出的信息，或即將寫至某單元的信息，它與讀/寫電路配合町完成存儲器的讀/寫功能。由于現(xiàn)代計算機的主存都由半導(dǎo)體集成電路構(gòu)成，因此圖4中的動器、譯碼器和讀/寫 電路均制作在存儲芯片中，而MAR和MDK制作在CPU芯片內(nèi)c存儲芯片和CPU芯片可通過 總線連接按字編址。一個容量為16MB的存儲器，按寧節(jié)編址的尋址范圍是16M,按字

25、編址的尋址范圍 則隨宇長不同而變化。對于16位長的存儲字，尋址范圍為8M;對于32位長的存儲字，尋址范圍僅為4M?？梢?存儲器容量是指存儲器存放二進制信息的總位數(shù)，不能簡單地只看做CPU對其 的尋址范圍。主存與CPU的連接(linji)存儲芯片與CPU芯片相連時，特別要注意(zh y)兩者之間的地址線、數(shù)據(jù)線和控制線的連接。地址(dzh)線的連接存儲芯片容量不同，其地址線數(shù)也不冋，時CPU的地址線數(shù)往往比存儲芯片的地址線數(shù)要 多3通?？偸菍PU地址線的低位與存儲芯片的地址線相連。CPU地址線的高位或在存儲芯 片擴充時使用，或做其他用途，如做片選信號等。數(shù)據(jù)線的連接同樣，CPU的數(shù)據(jù)線數(shù)與存儲

26、芯片的數(shù)據(jù)線數(shù)也不一定相等。此時，必須對存儲芯片擴位, 使其數(shù)據(jù)位數(shù)與CPU的數(shù)據(jù)線數(shù)相等。讀/寫命令線的連接CPU讀/寫命令線一般可直接與存儲芯片的讀/寫控制端相連，通常高電平為讀，低電平為 寫。有呰CPU的讀/寫命令線是分開的，此時CPU的讀命令線應(yīng)與存儲芯片的允許讀控制端 連;而CPU的寫命令線則應(yīng)與存儲芯片的允許寫控制端相連。合理選擇存儲芯片合理選擇存儲芯片主要是指存儲芯片類型（RAM或ROM)和數(shù)童的選擇。通常選用ROM 存放系統(tǒng)程序、標準子程序和各類常數(shù)等。RAM則是為用戶編程而設(shè)置的。此外，在考慮芯片 數(shù)量時，要盡量使連線簡單方便。讀者在實際應(yīng)用CPU與存儲芯片時，將還會遇到兩者

27、時序的配合、速度、負載匹配等問題， 希望通過實驗和實際工作進一步加深休會。也提高訪存速度的措施由于指令和數(shù)據(jù)都存放在存儲器中，因此存儲器的速度直接影響整機的速度S為了提髙訪 存速度可采用髙速存儲芯片、高速緩沖存儲器Cache和調(diào)整主存結(jié)構(gòu)等措施。高速存儲芯片的 存取周期短，可縮短訪存時間。Cactie的速度比主存快,只要合理讕度，將CPU最近期要用到的 信息調(diào)至緩存Cache,提高CPU訪問Cache的命中率，就可縮短訪存時間D對于多體結(jié)構(gòu)的主存 而言，特別是低位交叉編址的存儲器，可以在不改變存取周期的前提下，大大加寬存儲器的帶寬 (每秒從存儲器中讀出或?qū)懭说亩M制信息位數(shù)），從而提高訪存速度

28、。提高(t go)主存的可靠性為了(wi le)提高存儲器的可靠性T采用糾錯編碼技術(shù)，將原信息配置成海明碼(mngm)。位信息增加A位 檢測位就可組成具有一位糾錯能力的海明碼，K位的取值滿足2k=n+k+1海明碼可按配偶 (或配奇）原則配置,其糾錯過程應(yīng)與配偶（或配奇）原則對應(yīng)。4.2.3高速緩沖存儲器1. Cache主存地址映像直接映像，全相聯(lián)映像，組相聯(lián)映像2. Cache的工作原理地址總線圖4.4主存和CPU的連接半導(dǎo)體存儲芯片主存儲器主要由半導(dǎo)體存儲芯片組成，它們又分為隨機存取存儲器RAM和只讀存儲器 ROM,隨機存取存儲器按電路結(jié)構(gòu)和存儲原理不同又可分為靜態(tài)RAM和動態(tài)RAM兩類。靜

29、態(tài) RAM采用觸發(fā)器工作原理存儲信息，動態(tài)RAM利用電容存儲電荷的原理存儲信息。由于在一 定時間內(nèi)電容存儲的電荷會自動消失，所以在2 ms內(nèi)必須對動態(tài)RAM刷新一次 RAM在程序 執(zhí)行過程中可讀可寫，故一般用于存放用戶程序。由于動態(tài)RAM集成度高，功耗小+價格便宜， 而且隨著其容量不斷擴大，速度不斷提高，因此被廣泛用于計箅機的主存。靜態(tài)RAM由于其速 度高、無需刷新等特點，被廣泛用于高速緩沖存儲器。只讀存儲器ROM又可分為(fn wi)不可編程和可編程（一次或多次編程）兩大類，由于它在程序執(zhí) 行過程中只能讀出，因此一般(ybn)用于存放系統(tǒng)程序。第五章輸入輸出系統(tǒng)(xtng)5.1重點難點輸人

30、輸出系統(tǒng)是人機對話和人機交互的紐帶和橋梁，它涉及的內(nèi)容極其繁雜，既包括具體 的各類I/O)設(shè)備，又包括各種不同的設(shè)備如何與主機交換信息的方式&本章重點要求掌握主機 與I/O交換信息的三種控制方式（程序查詢、程序中斷和DMA)以及它們各自所需的硬件及軟件 支持。對于常用的鍵盤、顯示器、打印機這三種設(shè)備，重點應(yīng)掌握它們?nèi)绾闻c主機聯(lián)系，有利于加 深對整機工作的理解。有關(guān)這些設(shè)備本身的細節(jié)，只需一般了解即可 本章的難點包括： 處理中斷的各類軟，硬件技術(shù)的運用。DMA與主存交換數(shù)據(jù)的三種方法各自的特點。周期竊取(或周期挪用）的含義。CPU響應(yīng)中斷請求和DMA請求的時間。52主要(zhyo)內(nèi)容5.2.1

31、輸入輸出系統(tǒng)(xtng)的基本組成輸入輸出系統(tǒng)由I/O軟件和I/O硬件兩部分(b fen)組成。1、 I/O軟件I/O 軟件的主要任務(wù)是將用戶編制的程序（或數(shù)據(jù)）輸入至主機內(nèi)，將運算結(jié)果輸送給用戶， 實現(xiàn)I/O系統(tǒng)與主機工作的協(xié)調(diào)。不同結(jié)構(gòu)的I/O系統(tǒng)所采用的軟件技術(shù)差異很大。當采用接口模塊方式時,應(yīng)用機器措令 系統(tǒng)中的I/O指令及系統(tǒng)軟件中的管理程序，便可使丨/0與主機協(xié)調(diào)工作。當采用通道管理方 式時，除I/O指令外,還必須有通道指令及相應(yīng)的操作系統(tǒng)。即使都采用操作系統(tǒng)，不同機器的操作系統(tǒng)的復(fù)雜程度差異也是很大的。2. I/O硬件輸人輸出系統(tǒng)的硬件組成是多種多樣的，在帶有接口的I/O系統(tǒng)中，

32、I/O硬件包括接口模塊 和I/O設(shè)備兩大部分，在具有通道或I/O處理機的I/O系統(tǒng)中,1/0硬件包括通道（或處理機）、 駄備控制器和I/O設(shè)備幾大部分。5.2.2 I/O與主機的聯(lián)系方式I/O設(shè)備與主機交換信息和CPU與主存交換信息有很多不N點。例如，CPU如何對I/O編 址;如何尋找1/0設(shè)備號;信息傳送是逐位串行還是多位并行;1/0與主機以什么方式進行聯(lián)絡(luò)， 使它們之間彼此都知道雙方處于何種狀態(tài);L/0與主機是怎么連接的;等等。這一系列問題統(tǒng)稱 為I/O與主機的聯(lián)系方式而I/O與主機信息傳送的控制方式更為復(fù)雜，在5*2.4節(jié)介紹。I/O的編址方式有與存儲器統(tǒng)一編址和獨立編址兩種。前者的1/

33、0地址是存儲器地址的一 部分,因此影響了存儲空間，但可以用訪存指令訪問I/O。獨立編址的1/0地址與存儲器地址是 分開的，不影響存儲空間，但有專門的I/O指令訪問I/O。設(shè)計機器時，可根據(jù)實際情況權(quán)衡(qunhng)考 慮選取何種編址方式uI/O的聯(lián)絡(luò)(linlu)方式用來解決I/O與主機的聯(lián)絡(luò)問題，通常按I/O的速度不同可分為三種聯(lián)絡(luò) 方式。對于十分緩慢的設(shè)備應(yīng)采用立即響應(yīng)方式聯(lián)絡(luò);對于與主機速度極不匹配的設(shè)備則釆用 異步方式聯(lián)絡(luò);對于要求與主機速度完全匹配的設(shè)備，需采用同步方式聯(lián)絡(luò)。I/O的傳送方式是指數(shù)據(jù)(shj)的串行或并行傳送。I/O的連接方式是指I/O與主機之間采用輻射式或總線式連

34、接?，F(xiàn)代計算機大多采用總線 連接方式。5.2.5 I/O與主機交換信息的控制方式之二程序中斷方式5.2.6 I/O與主機交換信息的控制方式之三一DMA方式1、 DMA方式的特點DMA方式是直接存儲器存儲方式，其特點是主存和DMA接口之間有一條直接數(shù)據(jù)通路，圖 5. 8所示為DMA和程序中斷兩種方式的數(shù)據(jù)通路。由于DMA方式傳送數(shù)據(jù)不需經(jīng)過CPU,因 此不必中斷現(xiàn)行程序,1/0與主機并行工作。但當DMA接口與CPU同時訪存時，要求CPU將總 線的控制權(quán)交給DMA使用，這叫做周期竊取或周期挪用。DMA方式(fngsh)數(shù)據(jù)傳送通路圖5.8 DMA和程序中斷(zhngdun)兩種方式的數(shù)據(jù)通路2.

35、DMA的傳送方式 (1)停止(tngzh)CPU訪問主存這種方式當外設(shè)需傳送一批數(shù)據(jù)時.由DMA接口向CPU發(fā)一個信號，要求CPU放棄地址 線、數(shù)據(jù)線和有關(guān)控制線的使用權(quán),DMA接口獲得總線控制權(quán)后，開始進行數(shù)據(jù)傳送。在數(shù)據(jù)傳 送結(jié)束后，DMA接口通知CPU可以使用主存，并把總線控制權(quán)交回給CPU。在這種傳送過程 中.CPU基本處于不工作狀態(tài)或保持原狀態(tài)。這種傳送方式控制簡單，適用于數(shù)據(jù)傳輸率很高的設(shè)備成組傳送。缺點是在訪存階段，主存 的效能未充分發(fā)揮。這是因為設(shè)備在傳送一批數(shù)據(jù)時，CPU不能訪問主存，而主存的速度遠遠 髙于設(shè)備的速度，即使是高速外設(shè)，在兩個數(shù)據(jù)之間的準備間隔時間也總大于一個存

36、取周期，使 相當一部分主存周期是空閑的。力了提髙主存的利用率，可采用周期挪用方式。周期挪用這種方式當I/O設(shè)備沒有DMA請求時，CPU按程序的要求訪問主存，一巨I/O設(shè)備有DMA 請求，會遇到三種情況，一種是此時CPU不在訪存（如CPU正在執(zhí)行乘法指令），故0的訪存 請求與CPU未發(fā)生沖突。第二種是CPU正在訪存,則必須待存取周期結(jié)束后，CPD再將總線占 有權(quán)讓出。第三種是I/O和CPU同時請求訪存，出現(xiàn)了訪存沖突，此刻CPU要暫時放棄總線占 有權(quán)，由I/O設(shè)備挪用一個或幾個存取周期。與停止CPU訪問主存方式相比，它既實現(xiàn)了 I/O傳送，又較好地發(fā)揮了主存與CPU的效率， 是一種(y zhn)廣泛采用的方法。DMA與CPU交替(jiot)訪問主存這種方式適用于CPU的工作周期(zhuq)比主存存取周期長的情況。例如CPU的工作周期是 1.2主存的存取周期小于0.6 那么可將一個CPU周期分為C,和