計(jì)算機(jī)組成原理試卷b

1、一、選擇題（每題 1 分，共 10 分）1計(jì)算機(jī)系統(tǒng)的 I/O 接口是之間的交接界面。ACPU 與存貯器B主機(jī)與設(shè)備C存貯器與設(shè)備DCPU 與系統(tǒng)總線2采用虛擬器的主要目的。A提高主器的存取速度B擴(kuò)大主存的容量并能自動(dòng)管理和調(diào)度C提高外存的存取速度D擴(kuò)大外存的中率無關(guān)的是。B塊的大小DCache 的容量空間3下列中，與CacheA主存的存取時(shí)間CCache 的組織方式4. 在采用對(duì)設(shè)備進(jìn)行編址的情況下，不需要專門的 I/O 指令。A編址B 獨(dú)立編址C寄存器編址D 以上都不是在采用 DMA 方式的高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是。在總線控制其發(fā)出的控制信號(hào)控制下完成在 DMA 控制器本身發(fā)出的控制信號(hào)

2、控制下完成C由CPU 執(zhí)行程序完成6零的補(bǔ)碼表示為。D由相應(yīng)的中斷處理程序完成AX補(bǔ)=10000BX補(bǔ)=00000CX補(bǔ)=01111DX補(bǔ)=111117寄存器間接尋址方式中，操作數(shù)存放在。A通用寄存器B主存單元C程序計(jì)數(shù)器D堆棧8. 便于處理數(shù)組問題。A間接尋址B 變址尋址C相對(duì)尋址D基址尋址9子程序調(diào)用指令的功能是。A改變PC 的值C改變堆棧指針寄存器SP 的值10.CPU 主要包括。B 改變地址寄存器的值D改變 PC 和堆棧指針寄存器 SP 的值A(chǔ)控制器C運(yùn)算器和主存二、填空題（每空 1 分，共 20 分）B控制器、運(yùn)算器、CacheD控制器、ALU 和主存根據(jù)CPU 訪存的性質(zhì)不同，可將

3、 CPU 的工作周期分為、。DRAM 的刷新方式有、和三種方式。微指令下地址的生成方式有，、和。并行的 4 個(gè)級(jí)別包括：、。微指令的編碼方式主要有 、 、和混合編碼方式四種。三、簡(jiǎn)答題 （共 20 分）（6 分）簡(jiǎn)述總線集中仲裁方式，并對(duì)其進(jìn)行比較說明。（7 分）按系統(tǒng)的執(zhí)行效率，簡(jiǎn)要說明 I/O 接口的特點(diǎn)和工作原理。3. （7 分）簡(jiǎn)述流水相關(guān)的四、計(jì)算、作圖題（共 25 分）和解決辦法1.（6 分）已知 x = +0.0101y = 0.1010 用Booth 算法求 xy 的值。要求： 以表格的形式給出規(guī)范的運(yùn)算步驟； 寫出最終運(yùn)算結(jié)果。2（6 分）某計(jì)算機(jī)的字長(zhǎng)為 16 位，。其中

4、OP 是操作碼，M 定義尋址方器按字編址，訪內(nèi)存指令格式式，見下表，A 為形式地址。設(shè) PC 和RX 分別為程序計(jì)數(shù)器和變址寄存器，字長(zhǎng)為 16 位。求：（1）該格式能定義多少種指令？各種尋址方式的尋址范圍為多少字？寫出各種尋址方式的有效地址EA 的計(jì)算式。指令格式3 （5 分）設(shè)某機(jī)有 4 個(gè)中斷源 1、2、3、4，其硬件排隊(duì)優(yōu)先次序按 1234 降序排列，各中斷源的服務(wù)程序中所對(duì)應(yīng)的字如下表所示。給出上述 4 個(gè)中斷源的中斷處理次序。若 4 個(gè)中斷源同時(shí)有中斷請(qǐng)求，畫出 CPU 執(zhí)行程序的軌跡。程序程序 3程序 44（8 分）五、設(shè)計(jì)題（共 25 分）1、2、3、4 同時(shí)請(qǐng)求中斷時(shí)間1.（

5、10 分）假設(shè)主存容量為 512K16 位，Cache 容量為 409616 位，塊長(zhǎng)為 8 個(gè) 16 位的字，訪存地址為字地址。（1）在直接方式下，設(shè)計(jì)主存的地址格式。在全相聯(lián)在四路組相聯(lián)方式下，設(shè)計(jì)主存的地址格式。方式下，設(shè)計(jì)主存的地址格式。程序服務(wù)程序中斷源字123411101201003111140101M 值01234尋址方式立即尋址直接尋址間接尋址變址尋址相對(duì)尋址OPMA（4）若主存容量為 512K32 位，塊長(zhǎng)不變，在四路組相聯(lián)方式下，設(shè)計(jì)主存的地址格式。（注：說明設(shè)計(jì)過程。）2.（15 分）設(shè) CPU 有 16 根地址線，8 根數(shù)據(jù)線，并用 MREQ 作訪存控制信號(hào)（低電平有效），用 WR 作讀/寫控制信：1K*4 位RAM；4K*8 位RAM；8K*8 位RAM；2K*8 位ROM；號(hào)（為讀，低電平為寫）?，F(xiàn)有下列4K*8 位ROM；8K*8 位ROM 及 74LS138 譯和各種門電路，。要求：最小 8K 為系統(tǒng)程序區(qū)，最大 8K 為用戶程序區(qū)；寫出對(duì)應(yīng)的二進(jìn)制地址碼；（3）確定的數(shù)量及類型；（4）畫出CPU 與器的連接圖。（注