第六章 時序邏輯電路

1、第六章第六章 時序邏輯電路時序邏輯電路 步分類步分類一、時序邏輯電路功能描述方法一、時序邏輯電路功能描述方法分析一個時序電路，就是要找出給定電路的邏輯功能。分析一個時序電路，就是要找出給定電路的邏輯功能。具體地說，具體地說，就是要求找出電路的狀態(tài)和輸出的狀態(tài)，在輸入就是要求找出電路的狀態(tài)和輸出的狀態(tài)，在輸入變量和時鐘信號作用下的變化規(guī)律。變量和時鐘信號作用下的變化規(guī)律。11( )( ),( )( )( ),( )() ( ),( )()( ),( )nnnnnnnnnnnnY tF X tQ tZ tH X tQ tQ tG Z tQ tQ tG X tQ t時序電路的時序電路的結(jié)構(gòu)框圖結(jié)構(gòu)框

2、圖l 輸入輸入 現(xiàn)態(tài)現(xiàn)態(tài)X(tn) Q(tn) 輸出輸出 次態(tài)次態(tài) Y(tn) Q(tn+1) X(ti) Q(ti) Y(ti) Q(ti+1) ti 時刻時刻:Q(ti)Q(ti+1)X(ti)/Y(ti)給定：給定：電路電路任務(wù)：任務(wù)：同步時序電路的同步時序電路的分析步驟分析步驟：解：解：1.1. 寫方程式寫方程式輸出方程：輸出方程：n2100nQ Q21y =nnxQ Q驅(qū)動方程：（即各驅(qū)動方程：（即各FF輸入端的表達(dá)式）輸入端的表達(dá)式）1212122121D()()D()()()nnnnnnnnx QQx QQx QQx QQCLKFF11DQ1&xFF21DQ2&y

3、QQQQ C1C1 進(jìn)位輸出進(jìn)位輸出CLKD0D1D2D3Q0Q1Q3Q2CLKC74160(2)EPET1D0D1D2D3Q0Q1Q3Q2CLKC74160(3)EPET1D0D1D2D3Q0Q1Q3Q2CLKC74160(1)EPET11RdLDRdLDRdLDS0S1SaSbSM-1Sa+1Sb+1MNS0S1SaSbSM-1Sa+1Sb+1MNQ3Q2Q1Q0nnnnLDQQQQ 3210()()30nnLDQ Q ()0解：解：74161的計數(shù)循環(huán)共有的計數(shù)循環(huán)共有16個狀態(tài)，故個狀態(tài)，故M16；要得到一個；要得到一個十進(jìn)制計數(shù)器，所以十進(jìn)制計數(shù)器，所以N=10，可見題目要求將一個，

4、可見題目要求將一個大大進(jìn)制計數(shù)進(jìn)制計數(shù)器器改改造成一個造成一個小小進(jìn)制計數(shù)器。進(jìn)制計數(shù)器。 按按“大大小小”的構(gòu)成原則應(yīng)先確定的構(gòu)成原則應(yīng)先確定Sa和和Sb。從。從M和和N循環(huán)可循環(huán)可得得Sa=0000，Sb=1001；將；將Sa加到加到74161的預(yù)置數(shù)輸入端，對的預(yù)置數(shù)輸入端，對Sb譯碼。譯碼。 譯碼電路：注意譯碼電路的輸出是低電平有效，故識別譯碼電路：注意譯碼電路的輸出是低電平有效，故識別一個代碼的譯碼邏輯輸入變量最小項的反函數(shù)，即一個代碼的譯碼邏輯輸入變量最小項的反函數(shù)，即3210()()nnnnLDQQQQ 上面的譯碼邏輯可區(qū)別上面的譯碼邏輯可區(qū)別Sb與與M循環(huán)中的其他狀態(tài)。但改造后

5、，計循環(huán)中的其他狀態(tài)。但改造后，計數(shù)器只在數(shù)器只在N循環(huán)中運(yùn)行，因此只需將循環(huán)中運(yùn)行，因此只需將Sb與與N循環(huán)的其他狀態(tài)區(qū)別循環(huán)的其他狀態(tài)區(qū)別開來即可，這意味著可對上式譯碼邏輯進(jìn)行簡化。開來即可，這意味著可對上式譯碼邏輯進(jìn)行簡化。Sb區(qū)別區(qū)別N循環(huán)循環(huán)的特征是：的特征是：Q3=Q0=1;對對Sb的譯碼特征，簡化后的譯碼邏輯：的譯碼特征，簡化后的譯碼邏輯：LD=(Q3Q0)根據(jù)簡化后的譯碼邏輯畫出改造后的十進(jìn)制計數(shù)器如圖所示。根據(jù)簡化后的譯碼邏輯畫出改造后的十進(jìn)制計數(shù)器如圖所示。Q0Q1Q2Q3D0D1D3D2CLKC74161CLKEPET11RdLD0Q0Q1Q2Q3D0D1D3D2RdCL

6、KC74161(1)CLKLDEPET11Q0Q1Q2Q3D0D1D3D2CLKC74161(2)EPET1111RdLD00000001 0010 SbSa 1000 0111 0110 0101 1111 0100N2 NN1N27963 fC2=fCLK/N=2HzQ0Q1Q2Q3D0D1D3D2RdCLKC74161(1)CLKLDEPET11Q0Q1Q2Q3D0D1D3D2CLKC74161(2)EPET1111RdLD N29Q2Q1 0001 02 NSaSb 42 41 40 99 39復(fù)復(fù) 習(xí)習(xí)任意進(jìn)制計數(shù)器任意進(jìn)制計數(shù)器小小大大串接（同步，異步）串接（同步，異步）大大小小S

7、0S1SaSbSM-1Sa+1Sb+1MNQ0Q1Q2Q3D0D1D3D2RdCLKC74160(1)CLKLDEPET11Q0Q1Q2Q3D0D1D3D2RdCLKC74160(2)LDEPET11五、移位寄存器型計數(shù)器五、移位寄存器型計數(shù)器1. 構(gòu)成：移位寄存器構(gòu)成：移位寄存器+反饋邏輯電路，如圖所示。反饋邏輯電路，如圖所示。 2. 環(huán)形計數(shù)器環(huán)形計數(shù)器 四位環(huán)形計數(shù)器的電路如圖所示。四位環(huán)形計數(shù)器的電路如圖所示。DIRCLKFF1FF0FF2FF3Q3Q1DQC1Q1DQC1Q1DQC1Q1DQC1Q2Q0Q1103110121132nnnnnnnnQQQQQQQQ 0210210()DQ Q QQQQ 可自啟動的環(huán)形計數(shù)器可自啟動的環(huán)形計數(shù)器環(huán)形計數(shù)器的狀態(tài)轉(zhuǎn)換圖環(huán)形計數(shù)器的狀態(tài)轉(zhuǎn)換圖yx1nQ0nQ圖圖 6-481nyxQ11101010()()nnnnnnQxQxQQx QQ11101110110100()()()() 0nnnnnnnnnnnnQxQxQQQxQxQ QQx QQQ 將無效狀態(tài)將無效狀態(tài)Q1Q0=11帶入狀態(tài)方程，得電路的狀態(tài)轉(zhuǎn)換圖，從帶入狀態(tài)方程，得電路的狀態(tài)轉(zhuǎn)換圖，從而可知該電路能夠自啟動。而可知該電路能夠自啟動。6. 6.