[研究生入學(xué)考試]計(jì)算機(jī)組成原理作業(yè)1-10章答案(唐朔飛)

1、第1章 計(jì)算機(jī)系統(tǒng)概論1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？解：P3計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。2. 如何理解計(jì)算機(jī)的層次結(jié)構(gòu)？答：計(jì)算機(jī)硬件、系統(tǒng)軟件和應(yīng)用軟件構(gòu)成了計(jì)算機(jī)系統(tǒng)的三個(gè)層次結(jié)構(gòu)。1硬件系統(tǒng)是最內(nèi)層的，它是整個(gè)計(jì)算機(jī)系統(tǒng)的根底和核心。2系統(tǒng)軟件在硬件之外，為用戶提供一個(gè)根本操作界面。3應(yīng)用軟件在最外層，為用戶提供解決具體問(wèn)題的應(yīng)用系統(tǒng)界面。通常將硬件系統(tǒng)之外的其余層稱(chēng)為虛擬機(jī)。各層

2、次之間關(guān)系密切，上層是下層的擴(kuò)展，下層是上層的根底，各層次的劃分不是絕對(duì)的。3. 說(shuō)明高級(jí)語(yǔ)言、匯編語(yǔ)言和機(jī)器語(yǔ)言的差異及其聯(lián)系。答：機(jī)器語(yǔ)言是計(jì)算機(jī)硬件能夠直接識(shí)別的語(yǔ)言，匯編語(yǔ)言是機(jī)器語(yǔ)言的符號(hào)表示，高級(jí)語(yǔ)言是面向算法的語(yǔ)言。高級(jí)語(yǔ)言編寫(xiě)的程序源程序處于最高層，必須翻譯成匯編語(yǔ)言，再由匯編程序匯編成機(jī)器語(yǔ)言目標(biāo)程序之后才能被執(zhí)行。4. 如何理解計(jì)算機(jī)組成和計(jì)算機(jī)體系結(jié)構(gòu)？答：計(jì)算機(jī)體系結(jié)構(gòu)是指那些能夠被程序員所見(jiàn)到的計(jì)算機(jī)系統(tǒng)的屬性，如指令系統(tǒng)、數(shù)據(jù)類(lèi)型、尋址技術(shù)組成及I/O機(jī)理等。計(jì)算機(jī)組成是指如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所表達(dá)的屬性，包含對(duì)程序員透明的硬件細(xì)節(jié)，如組成計(jì)算機(jī)系統(tǒng)的各個(gè)功能部件

3、的結(jié)構(gòu)和功能，及相互連接方法等。5. 馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？解：馮諾依曼計(jì)算機(jī)的特點(diǎn)是：P8計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問(wèn)；指令和數(shù)據(jù)均用二進(jìn)制表示；指令由操作碼、地址碼兩大局部組成，操作碼用來(lái)表示操作的性質(zhì)，地址碼用來(lái)表示操作數(shù)在存儲(chǔ)器中的位置；指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；機(jī)器以運(yùn)算器為中心原始馮諾依曼機(jī)。6. 畫(huà)出計(jì)算機(jī)硬件組成框圖，說(shuō)明各部件的作用及計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)。答：計(jì)算機(jī)硬件組成框圖如下： 各部件的作用如下： 控制器：整機(jī)的指揮中心，它使計(jì)算機(jī)的各個(gè)部件自動(dòng)協(xié)調(diào)工

4、作。 運(yùn)算器：對(duì)數(shù)據(jù)信息進(jìn)行處理的部件，用來(lái)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。 存儲(chǔ)器：存放程序和數(shù)據(jù)，是計(jì)算機(jī)實(shí)現(xiàn)“存儲(chǔ)程序控制的根底。 輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換成計(jì)算機(jī)可以接受并識(shí)別的信息形式的設(shè)備。 輸出設(shè)備：將計(jì)算機(jī)處理的結(jié)果二進(jìn)制信息轉(zhuǎn)換成人類(lèi)或其它設(shè)備可以接收和識(shí)別的信息形式的設(shè)備。 計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有： 機(jī)器字長(zhǎng)：指CPU一次能處理的數(shù)據(jù)的位數(shù)。通常與CPU的存放器的位數(shù)有關(guān)，字長(zhǎng)越長(zhǎng)，數(shù)的表示范圍越大，精度也越高。機(jī)器字長(zhǎng)也會(huì)影響計(jì)算機(jī)的運(yùn)算速度。數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次能并行傳送的數(shù)據(jù)位數(shù)。存儲(chǔ)容量：指能存儲(chǔ)信息的最大容量，通常以字節(jié)來(lái)衡量。一般包含主存容量和輔存容

5、量。運(yùn)算速度：通常用MIPS每秒百萬(wàn)條指令、MFLOPS每秒百萬(wàn)次浮點(diǎn)運(yùn)算或CPI執(zhí)行一條指令所需的時(shí)鐘周期數(shù)來(lái)衡量。CPU執(zhí)行時(shí)間是指CPU對(duì)特定程序的執(zhí)行時(shí)間。主頻：機(jī)器內(nèi)部主時(shí)鐘的運(yùn)行頻率，是衡量機(jī)器速度的重要參數(shù)。吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周期。響應(yīng)時(shí)間：計(jì)算機(jī)系統(tǒng)對(duì)特定事件的響應(yīng)時(shí)間，如實(shí)時(shí)響應(yīng)外部中斷的時(shí)間等。7. 解釋以下概念：主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。解：P9-10主機(jī)：是計(jì)算機(jī)硬件的主體局部，由CPU和主存儲(chǔ)器MM合成為主機(jī)。CPU：中央處理器，是計(jì)算機(jī)硬件的

6、核心部件，由運(yùn)算器和控制器組成；早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE。主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存??；由存儲(chǔ)體、各種邏輯部件及控制電路組成。存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。存儲(chǔ)字：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位。存儲(chǔ)字長(zhǎng)：一個(gè)存儲(chǔ)單元所存儲(chǔ)的二進(jìn)制代碼的總位數(shù)。存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量；通常主、輔存容量分開(kāi)描述。機(jī)器字長(zhǎng)：指CPU一次能處理的二

7、進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的存放器位數(shù)有關(guān)。指令字長(zhǎng)：機(jī)器指令中二進(jìn)制代碼的總位數(shù)。8. 解釋以下英文縮寫(xiě)的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回容許分英文全稱(chēng)、中文名、功能三局部。CPU：Central Processing Unit，中央處理機(jī)器，是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。PC：Program Counter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。IR：Instruction Register，指令存放器，其功能是存放當(dāng)前正在執(zhí)行的指令。

8、CU：Control Unit，控制單元部件，為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU：Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的存放器。MQ：Multiplier-Quotient Register，乘商存放器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的存放器。X：此字母沒(méi)有專(zhuān)指的縮寫(xiě)含義，可以用作任一部件名，在此表示操作數(shù)存放器，即運(yùn)算器中工作存放器之一，用來(lái)存放操作數(shù)；MAR：Memory Address Register，

9、存儲(chǔ)器地址存放器，在主存中用來(lái)存放欲訪問(wèn)的存儲(chǔ)單元的地址。MDR：Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖存放器，在主存中用來(lái)存放從某單元讀出、或要寫(xiě)入某存儲(chǔ)單元的數(shù)據(jù)。I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱(chēng)，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS：Million Instruction Per Second，每秒執(zhí)行百萬(wàn)條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。9. 畫(huà)出主機(jī)框圖，分別以存數(shù)指令“STA M和加法指令“ADD MM均為主存地址為例，在圖中按序標(biāo)出完成該指令包括取指令階段的信息流程如。假設(shè)主存

10、容量為256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，指出圖中各存放器的位數(shù)。解：主機(jī)框圖如P13圖1.11所示。1STA M指令：PCMAR，MARMM，MMMDR，MDRIR，OP(IR)CU，Ad(IR)MAR，ACCMDR，MARMM，WR2ADD M指令：PCMAR，MARMM，MMMDR，MDRIR， OP(IR)CU，Ad(IR)MAR，RD，MMMDR，MDRX，ADD，ALUACC，ACCMDR，WR假設(shè)主存容量256M*32位，在指令字長(zhǎng)、存儲(chǔ)字長(zhǎng)、機(jī)器字長(zhǎng)相等的條件下，ACC、X、IR、MDR存放器均為32位，PC和MAR存放器均為28位。10. 指令和數(shù)據(jù)

11、都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們？解：計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2種方法：通過(guò)不同的時(shí)間段來(lái)區(qū)分指令和數(shù)據(jù)，即在取指令階段或取指微程序取出的為指令，在執(zhí)行指令階段或相應(yīng)微程序取出的即為數(shù)據(jù)。通過(guò)地址來(lái)源區(qū)分，由PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼局部提供存儲(chǔ)單元地址的取出的是操作數(shù)。第2章 計(jì)算機(jī)的開(kāi)展及應(yīng)用1. 通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)？答：P22主要以組成計(jì)算機(jī)根本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。2. 舉例說(shuō)明專(zhuān)用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。答：按照計(jì)算機(jī)的效率、速度、價(jià)格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計(jì)算機(jī)劃分為通用計(jì)算機(jī)和專(zhuān)用計(jì)算機(jī)。通用計(jì)算機(jī)適應(yīng)性

12、強(qiáng)，但犧牲了效率、速度和經(jīng)濟(jì)性，而專(zhuān)用計(jì)算機(jī)是最有效、最經(jīng)濟(jì)和最快的計(jì)算機(jī)，但適應(yīng)性很差。例如個(gè)人電腦和計(jì)算器。3. 什么是摩爾定律？該定律是否永遠(yuǎn)生效？為什么？答：P23，否，P36第3章 系統(tǒng)總線1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答：P41.總線是一種能由多個(gè)部件分時(shí)共享的公共信息傳送線路?？偩€傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只允許有一個(gè)部件向總線發(fā)送信息，但多個(gè)部件可以同時(shí)從總線上接收相同的信息。為了減輕總線負(fù)載，總線上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。2. 總線如何分類(lèi)？什么是系統(tǒng)總線？系統(tǒng)總線又分為幾類(lèi)，它們各有何作用，是單向的，還是雙向的

13、，它們與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)、存儲(chǔ)單元有何關(guān)系？答：按照連接部件的不同，總線可以分為片內(nèi)總線、系統(tǒng)總線和通信總線。系統(tǒng)總線是連接CPU、主存、I/O各部件之間的信息傳輸線。系統(tǒng)總線按照傳輸信息不同又分為地址線、數(shù)據(jù)線和控制線。地址線是單向的，其根數(shù)越多，尋址空間越大，即CPU能訪問(wèn)的存儲(chǔ)單元的個(gè)數(shù)越多；數(shù)據(jù)線是雙向的，其根數(shù)與存儲(chǔ)字長(zhǎng)相同，是機(jī)器字長(zhǎng)的整數(shù)倍。3. 常用的總線結(jié)構(gòu)有幾種？不同的總線結(jié)構(gòu)對(duì)計(jì)算機(jī)的性能有什么影響？舉例說(shuō)明。答：略。見(jiàn)P52-55。4. 為什么要設(shè)置總線判優(yōu)控制？常見(jiàn)的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？答：總線判優(yōu)控制解

14、決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問(wèn)題；常見(jiàn)的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線多，本錢(qián)較高。5. 解釋以下概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備或主模塊、總線的從設(shè)備或從模塊、總線的傳輸周期和總線的通信控制。答：P46?？偩€寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號(hào)線可以分時(shí)傳輸不同的信號(hào)?？偩€的主設(shè)備主模塊：指一次總

15、線傳輸期間，擁有總線控制權(quán)的設(shè)備模塊；總線的從設(shè)備從模塊：指一次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備模塊，它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制：指總線傳送過(guò)程中雙方的時(shí)間配合方式。6. 試比擬同步通信和異步通信。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差異不大的場(chǎng)合。異步通信：指沒(méi)有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。7. 畫(huà)圖說(shuō)明異步通

16、信中請(qǐng)求與答復(fù)有哪幾種互鎖關(guān)系？答：見(jiàn)P61-62，圖3.86。8. 為什么說(shuō)半同步通信同時(shí)保存了同步通信和異步通信的特點(diǎn)？答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。9. 別離式通訊有何特點(diǎn)，主要用于什么系統(tǒng)？答：別離式通訊的特點(diǎn)是：1各模塊欲占用總線使用權(quán)都必須提出申請(qǐng)；2在得到總線使用權(quán)后，主模塊在先定的時(shí)間內(nèi)向?qū)Ψ絺魉托畔?，采用同步方式傳送，不再等待?duì)方的答復(fù)信號(hào)；3各模塊在準(zhǔn)備數(shù)據(jù)的過(guò)程中都不占用總線，使總線可接受其它模塊的請(qǐng)求；4總線被占用時(shí)都在做有效工作，或者通過(guò)它發(fā)送命令，或者通過(guò)它傳送數(shù)據(jù)，不存在空閑等待時(shí)間

17、，充分利用了總線的占用，從而實(shí)現(xiàn)了總線在多個(gè)主、從模塊間進(jìn)行信息交叉重疊并行傳送。別離式通訊主要用于大型計(jì)算機(jī)系統(tǒng)。10. 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug and play？哪些總線有這一特點(diǎn)？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類(lèi)模塊化產(chǎn)品的兼容問(wèn)題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plug and play：即插即用，EISA、PCI等具有此功能。11. 畫(huà)一個(gè)具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門(mén)，就可以使總線具有雙向傳輸功能。12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)存放器，要求選用適宜的74系列芯片，完成以

18、下邏輯設(shè)計(jì)：1 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)DA、DB和DC存放器間的傳送；2 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)以下操作：T0時(shí)刻完成D總線；T1時(shí)刻完成總線A；T2時(shí)刻完成A總線；T3時(shí)刻完成總線B。解：1由T翻開(kāi)三態(tài)門(mén)將 D存放器中的內(nèi)容送至總線bus，由cp脈沖同時(shí)將總線上的數(shù)據(jù)打入到 A、B、C存放器中。 T和cp的時(shí)間關(guān)系如圖1所示。圖12三態(tài)門(mén)1受T0T1控制，以確保T0時(shí)刻D總線，以及T1時(shí)刻總線接收門(mén)1A。三態(tài)門(mén)2受T2T3控制，以確保T2時(shí)刻A總線，以及T3時(shí)刻總線接收門(mén)2B。T0、T1、T2、T3波形圖如圖2所示。圖(2)13. 什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？答：總線數(shù)據(jù)傳輸

19、率即總線帶寬，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來(lái)衡量。它與總線寬度和總線頻率有關(guān)，總線寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。14. 設(shè)總線的時(shí)鐘頻率為8MHZ，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送16位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M秒，一個(gè)總線周期等于一個(gè)時(shí)鐘周期所以：總線帶寬=16/1/8M = 128Mbps15. 在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHZ，假設(shè)總線最短傳輸周期為4個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。假設(shè)想提高數(shù)據(jù)傳輸率，可采取什么措施？解：總線傳輸周期=4*1/66M秒

20、總線的最大數(shù)據(jù)傳輸率=32/(4/66M)=528Mbps假設(shè)想提高數(shù)據(jù)傳輸率，可以提高總線時(shí)鐘頻率、增大總線寬度或者減少總線傳輸周期包含的時(shí)鐘周期個(gè)數(shù)。16. 在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)據(jù)位、1個(gè)校驗(yàn)位、2個(gè)終止位。假設(shè)要求每秒傳送120個(gè)字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2=12位 故波特率為：1+8+1+2*120=1440bps 比特率為：8*120=960bps第4章 存儲(chǔ)器1. 解釋概念：主存、輔存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。答：主存：主

21、存儲(chǔ)器，用于存放正在執(zhí)行的程序和數(shù)據(jù)。CPU可以直接進(jìn)行隨機(jī)讀寫(xiě)，訪問(wèn)速度較高。輔存：輔助存儲(chǔ)器，用于存放當(dāng)前暫不執(zhí)行的程序和數(shù)據(jù)，以及一些需要永久保存的信息。Cache：高速緩沖存儲(chǔ)器，介于CPU和主存之間，用于解決CPU和主存之間速度不匹配問(wèn)題。RAM：半導(dǎo)體隨機(jī)存取存儲(chǔ)器，主要用作計(jì)算機(jī)中的主存。SRAM：靜態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。DRAM：動(dòng)態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。ROM：掩膜式半導(dǎo)體只讀存儲(chǔ)器。由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，以后只能讀出而不能寫(xiě)入。PROM：可編程只讀存儲(chǔ)器，由用戶根據(jù)需要確定寫(xiě)入內(nèi)容，只能寫(xiě)入一次。EPROM：紫外線擦寫(xiě)可編程只讀存儲(chǔ)器。需要修改內(nèi)容時(shí)，現(xiàn)將其全部?jī)?nèi)

22、容擦除，然后再編程。擦除依靠紫外線使浮動(dòng)?xùn)艠O上的電荷泄露而實(shí)現(xiàn)。EEPROM：電擦寫(xiě)可編程只讀存儲(chǔ)器。CDROM：只讀型光盤(pán)。Flash Memory：閃速存儲(chǔ)器?；蚍Q(chēng)快擦型存儲(chǔ)器。2. 計(jì)算機(jī)中哪些部件可以用于存儲(chǔ)信息？按速度、容量和價(jià)格/位排序說(shuō)明。答：計(jì)算機(jī)中存放器、Cache、主存、硬盤(pán)可以用于存儲(chǔ)信息。按速度由高至低排序?yàn)椋捍娣牌鳌ache、主存、硬盤(pán)；按容量由小至大排序?yàn)椋捍娣牌?、Cache、主存、硬盤(pán)；按價(jià)格/位由高至低排序?yàn)椋捍娣牌?、Cache、主存、硬盤(pán)。3. 存儲(chǔ)器的層次結(jié)構(gòu)主要表達(dá)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要表達(dá)在Ca

23、che-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。Cache-主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來(lái)看，就到達(dá)了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一局部通過(guò)軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空

24、間物理地址空間大得多的虛擬地址空間邏輯地址空間編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來(lái)說(shuō)都是透明的。4. 說(shuō)明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬？假設(shè)存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，那么存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬 = 1/200ns 32位 = 160

25、M位/秒 = 20MB/秒 = 5M字/秒注意：字長(zhǎng)32位，不是16位。注：1ns=10-9s6. 某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？假設(shè)主存以字節(jié)編址，試畫(huà)出主存字地址和字節(jié)地址的分配情況。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64K，如按字編址，其尋址范圍為：64K / 32/8= 16K主存字地址和字節(jié)地址的分配情況：如圖7. 一個(gè)容量為16K32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？中選用以下不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址線和數(shù)據(jù)線的總和 = 14 + 32 =

26、46根；選擇不同的芯片時(shí)，各需要的片數(shù)為：1K4：16K32 / 1K4 = 168 = 128片2K8：16K32 / 2K8 = 84 = 32片4K4：16K32 / 4K4 = 48 = 32片16K1：16K32/ 16K1 = 132 = 32片4K8：16K32/ 4K8 = 44 = 16片8K8：16K32 / 8K8 = 24 = 8片8. 試比擬靜態(tài)RAM和動(dòng)態(tài)RAM。答：略。參看課件9. 什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。解：刷新：對(duì)DRAM定期進(jìn)行的全部重寫(xiě)過(guò)程；刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的

27、刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU訪存死時(shí)間。分散式：在每個(gè)讀/寫(xiě)周期之后插入一個(gè)刷新周期，無(wú)CPU訪存死時(shí)間。異步式：是集中式和分散式的折衷。10. 半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；重合法：地址分行、列兩局部譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過(guò)行、列譯碼信號(hào)的重合來(lái)選址，也稱(chēng)矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。11. 一個(gè)8K8位的動(dòng)態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成

28、256256形式，存取周期為0.1s。試問(wèn)采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？解：采用分散刷新方式刷新間隔為:2ms，其中刷新死時(shí)間為：2560.1s=25.6s采用分散刷新方式刷新間隔為：2560.1s+0.1s=51.2s采用異步刷新方式刷新間隔為:2ms12. 畫(huà)出用10244位的存儲(chǔ)芯片組成一個(gè)容量為64K8位的存儲(chǔ)器邏輯框圖。要求將64K分成4個(gè)頁(yè)面，每個(gè)頁(yè)面分16組，指出共需多少片存儲(chǔ)芯片。解：設(shè)采用SRAM芯片，那么：總片數(shù) = 64K8位 / 10244位= 642 = 128片題意分析：此題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁(yè)面、組三級(jí)，因此畫(huà)圖時(shí)也應(yīng)分三級(jí)

29、畫(huà)。首先應(yīng)確定各級(jí)的容量：頁(yè)面容量 = 總?cè)萘?/ 頁(yè)面數(shù) = 64K8 / 4 = 16K8位，4片16K8字串聯(lián)成64K8位組容量 = 頁(yè)面容量 / 組數(shù) = 16K8位 / 16 = 1K8位，16片1K8位字串聯(lián)成16K8位組內(nèi)片數(shù) = 組容量 / 片容量 = 1K8位 / 1K4位 = 2片，兩片1K4位芯片位并聯(lián)成1K8位存儲(chǔ)器邏輯框圖：略。13. 設(shè)有一個(gè)64K8位的RAM芯片，試問(wèn)該芯片共有多少個(gè)根本單元電路簡(jiǎn)稱(chēng)存儲(chǔ)基元？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長(zhǎng)的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說(shuō)明有幾種解答。解：存儲(chǔ)基元總

30、數(shù) = 64K8位 = 512K位 = 219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，那么片容量為：2ab = 219；b = 219-a；假設(shè)a = 19，b = 1，總和 = 19+1 = 20；a = 18，b = 2，總和 = 18+2 = 20； a = 17，b = 4，總和 = 17+4 = 21； a = 16，b = 8，總和 = 16+8 = 24； 由上可看出：芯片字?jǐn)?shù)越少，芯片字長(zhǎng)越長(zhǎng)，引腳數(shù)越多。芯片字?jǐn)?shù)減1、芯片位數(shù)均按2的冪變化。結(jié)論：如果滿足地址線和

31、數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。14. 某8位微型機(jī)地址碼為18位，假設(shè)使用4K4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問(wèn)：1該機(jī)所允許的最大主存空間是多少？2假設(shè)每個(gè)模塊板為32K8位，共需幾個(gè)模塊板？3每個(gè)模塊板內(nèi)共有幾片RAM芯片？4共有多少片RAM？5CPU如何選擇各模塊板？解：1該機(jī)所允許的最大主存空間是：218 8位 = 256K8位 = 256KB2模塊板總數(shù) = 256K8 / 32K8 = 8塊3板內(nèi)片數(shù) = 32K8位 / 4K4位 = 82 = 16片4總片數(shù) = 16片8

32、= 128片5CPU通過(guò)最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式分配如下：15. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用低電平有效作訪存控制信號(hào)，作讀寫(xiě)命令信號(hào)高電平為讀，低電平為寫(xiě)。現(xiàn)有以下存儲(chǔ)芯片：ROM2K8位，4K4位，8K8位，RAM1K4位，2K8位，4K8位，及74138譯碼器和其他門(mén)電路門(mén)電路自定。試從上述規(guī)格中選用適宜芯片，畫(huà)出CPU和存儲(chǔ)芯片的連接圖。要求：1最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)。2指出選用的存儲(chǔ)芯片類(lèi)型及數(shù)量。3詳細(xì)畫(huà)出片選邏輯。解：1地址空間分配圖： 系統(tǒng)程序區(qū)ROM共4KB：0000H-0FF

33、FH 用戶程序區(qū)RAM共12KB：1000H-3FFFH 2選片：ROM：選擇4K4位芯片2片，位并聯(lián) RAM：選擇4K8位芯片3片，字串聯(lián)(RAM1地址范圍為:1000H-1FFFH,RAM2地址范圍為2000H-2FFFH, RAM3地址范圍為:3000H-3FFFH) 3各芯片二進(jìn)制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000000000011111111111RAM100010000000000000001111111111111RAM200100000000000000010111111111111

34、RAM300110000000000000011111111111111CPU和存儲(chǔ)器連接邏輯圖及片選邏輯如以下圖(3)所示：圖316. CPU假設(shè)同上題，現(xiàn)有8片8K8位的RAM芯片與CPU相連，試答復(fù)：1用74138譯碼器畫(huà)出CPU與存儲(chǔ)芯片的連接圖；2寫(xiě)出每片RAM的地址范圍；3如果運(yùn)行時(shí)發(fā)現(xiàn)不管往哪片RAM寫(xiě)入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。4根據(jù)1的連接圖，假設(shè)出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？解：1CPU與存儲(chǔ)器芯片連接邏輯圖： 2地址空間分配圖： RAM0：0000H1FFFH RAM1：2000H3FFFH

35、 RAM2：4000H5FFFH RAM3：6000H7FFFH RAM4：8000H9FFFH RAM5：A000HBFFFH RAM6：C000HDFFFH RAM7：E000HFFFFH3如果運(yùn)行時(shí)發(fā)現(xiàn)不管往哪片RAM寫(xiě)入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片(RAM5)都有與其相同的數(shù)據(jù)，那么根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1該片的端與端錯(cuò)連或短路；2該片的端與CPU的端錯(cuò)連或短路；3該片的端與地線錯(cuò)連或短路。4如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。此時(shí)存儲(chǔ)器只能尋址A

36、13=1的地址空間(奇數(shù)片)，A13=0的另一半地址空間偶數(shù)片將永遠(yuǎn)訪問(wèn)不到。假設(shè)對(duì)A13=0的地址空間偶數(shù)片進(jìn)行訪問(wèn)，只能錯(cuò)誤地訪問(wèn)到A13=1的對(duì)應(yīng)空間(奇數(shù)片)中去。17. 寫(xiě)出1100、1101、1110、1111對(duì)應(yīng)的漢明碼。解：有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示校驗(yàn)位位數(shù)k=3位，2k=n+k+1設(shè)校驗(yàn)位分別為c1、c2、c3，那么漢明碼共4+3=7位，即：c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第1、2、4位c1=b4b3b1c2=b4b2b1c3=b3b2b1當(dāng)有效信息為1100時(shí)，c3c2c1=110,漢明碼為0111100。當(dāng)有效信息為11

37、01時(shí)，c3c2c1=001,漢明碼為1010101。當(dāng)有效信息為1110時(shí)，c3c2c1=000,漢明碼為0010110。當(dāng)有效信息為1111時(shí)，c3c2c1=111,漢明碼為1111111。18. 收到的漢明碼按配偶原那么配置為1100100、1100111、1100000、1100001，檢查上述代碼是否出錯(cuò)？第幾位出錯(cuò)？解：假設(shè)接收到的漢明碼為：c1c2b4c3b3b2b1糾錯(cuò)過(guò)程如下：P1=c1b4b3b1P2=c2b4b2b1P3=c3b3b2b1如果收到的漢明碼為1100100，那么p3p2p1=011，說(shuō)明代碼有錯(cuò)，第3位b4出錯(cuò)，有效信息為：1100如果收到的漢明碼為1100

38、111，那么p3p2p1=111，說(shuō)明代碼有錯(cuò)，第7位b1出錯(cuò)，有效信息為：0110如果收到的漢明碼為1100000，那么p3p2p1=110，說(shuō)明代碼有錯(cuò)，第6位b2出錯(cuò)，有效信息為：0010如果收到的漢明碼為1100001，那么p3p2p1=001，說(shuō)明代碼有錯(cuò)，第1位c1出錯(cuò)，有效信息為：000119. 已經(jīng)接收到以下漢明碼，分別寫(xiě)出它們所對(duì)應(yīng)的欲傳送代碼。11100000按偶性配置21100010按偶性配置31101001按偶性配置40011001按奇性配置51000000按奇性配置61110001按奇性配置解：一假設(shè)接收到的漢明碼為C1C2B4C3B3B2B1，按偶性配置那么：P1=

39、C1B4B3B1P2=C2B4B2B1P3=C3B3B11如接收到的漢明碼為1100000，P1=1000=1P2=1000=1P3=000=0P3P2P1=011，第3位出錯(cuò)，可糾正為1110000，故欲傳送的信息為1000。2如接收到的漢明碼為1100010，P1=1000=1P2=1010=0P3=000=0P3P2P1=001，第1位出錯(cuò)，可糾正為0100010，故欲傳送的信息為0010。3如接收到的漢明碼為1101001，P1=1001=0P2=1001=0P3=101=0P3P2P1=000，傳送無(wú)錯(cuò)，故欲傳送的信息為0001。二假設(shè)接收到的漢明碼為C1C2B4C3B3B2B1，按

40、奇性配置那么：P1=C1B4B3B11P2=C2B4B2B11P3=C3B3B114如接收到的漢明碼為0011001，P1=01011=1P2=01011=1P3=1011=1P3P2P1=111，第7位出錯(cuò)，可糾正為0011000，故欲傳送的信息為1000。5如接收到的漢明碼為1000000，P1=10001=0P2=01001=0P3=0001=1P3P2P1=100，第4位出錯(cuò)，可糾正為1001000，故欲傳送的信息為0000。6如接收到的漢明碼為1110001，P1=11011=0P2=11011=0P3=0011=0P3P2P1=000，傳送無(wú)錯(cuò)，故欲傳送的信息為1001。20. 欲

41、傳送的二進(jìn)制代碼為1001101，用奇校驗(yàn)來(lái)確定其對(duì)應(yīng)的漢明碼，假設(shè)在第6位出錯(cuò)，說(shuō)明糾錯(cuò)過(guò)程。解：欲傳送的二進(jìn)制代碼為1001101，有效信息位數(shù)為n=7位，那么漢明校驗(yàn)的校驗(yàn)位為k位，那么：2k=n+k+1，k=4，進(jìn)行奇校驗(yàn)設(shè)校驗(yàn)位為C1C2C3C4，漢明碼為C1C2B7C3B6B5B4C4B3B2B1，C1=1B7B6B4B3B1=110111=1C2=1B7B5B4B2B1=110101=0C3=1B6B5B4=1001=0C4=1B3B2B1=1101=1 故傳送的漢明碼為，假設(shè)第6位(B5)出錯(cuò)，即接收的碼字為，那么P1=1C1B7B6B4B3B1=1110111=0P2=1C2

42、B7B5B4B2B1=1011101=1P3=1C3B6B5B4=10011=1P4=1C4B3B2B1=11101=0P4P3P2P1=0110說(shuō)明第6位出錯(cuò)，對(duì)第6位取反即完成糾錯(cuò)。21. 為什么在漢明碼糾錯(cuò)過(guò)程中，新的檢測(cè)位P4P2P1的狀態(tài)即指出了編碼中錯(cuò)誤的信息位？答：漢明碼屬于分組奇偶校驗(yàn)，P4P2P1=000，說(shuō)明接收方生成的校驗(yàn)位和收到的校驗(yàn)位相同，否那么不同說(shuō)明出錯(cuò)。由于分組時(shí)校驗(yàn)位只參加一組奇偶校驗(yàn)，有效信息參加至少兩組奇偶校驗(yàn)，假設(shè)果校驗(yàn)位出錯(cuò)，P4P2P1的某一位將為1，剛好對(duì)應(yīng)位號(hào)4、2、1；假設(shè)果有效信息出錯(cuò)，將引起P4P2P1中至少兩位為1，如B1出錯(cuò)，將使P4P

43、1均為1，P2=0,P4P2P1=101,22. 某機(jī)字長(zhǎng)16位，常規(guī)的存儲(chǔ)空間為64K字，假設(shè)想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取什么措施？畫(huà)圖說(shuō)明。解：假設(shè)想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取八體交叉存取技術(shù)，8體交叉訪問(wèn)時(shí)序如以下圖：23. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用作為訪問(wèn)存儲(chǔ)器或I/O的控制信號(hào)高電平為訪存，低電平為訪I/O，低電平有效為寫(xiě)命令，低電平有效為讀命令。設(shè)計(jì)一個(gè)容量為64KB的采用低位交叉編址的8體并行結(jié)構(gòu)存儲(chǔ)器。現(xiàn)有以下圖所示的存儲(chǔ)器芯片和138譯碼器。畫(huà)出CPU和存儲(chǔ)器芯片芯片容量自定的連接圖，并寫(xiě)出圖中每個(gè)存儲(chǔ)芯

44、片的地址范圍用十六進(jìn)制數(shù)表示。解：8體低位交叉并行存儲(chǔ)器的每個(gè)存儲(chǔ)體容量為64KB/8=8KB，因此應(yīng)選擇8KBRAM芯片，芯片地址線12根A0-A12，數(shù)據(jù)線8根D0-D7，用138譯碼器進(jìn)行存儲(chǔ)體的選擇。設(shè)計(jì)如下：24. 一個(gè)4體低位交叉的存儲(chǔ)器，假設(shè)存儲(chǔ)周期為T(mén)，CPU每隔1/4存取周期啟動(dòng)一個(gè)存儲(chǔ)體，試問(wèn)依次訪問(wèn)64個(gè)字需多少個(gè)存取周期？解：4體低位交叉的存儲(chǔ)器的總線傳輸周期為，=T/4，依次訪問(wèn)64個(gè)字所需時(shí)間為：t=T+(64-1) =T+63T/4=16.75T25. 什么是“程序訪問(wèn)的局部性？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問(wèn)的局部性原理？答：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)

45、，最近被訪問(wèn)過(guò)的程序和數(shù)據(jù)很可能再次被訪問(wèn)；在空間上，這些被訪問(wèn)的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問(wèn)順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大 (大約 5:1 )。存儲(chǔ)系統(tǒng)中Cache-主存層次和主存-輔存層次均采用了程序訪問(wèn)的局部性原理。26. 計(jì)算機(jī)中設(shè)置Cache的作用是什么？能否將Cache的容量擴(kuò)大，最后取代主存，為什么？答：計(jì)算機(jī)中設(shè)置Cache的作用是解決CPU和主存速度不匹配問(wèn)題。不能將Cache的容量擴(kuò)大取代主存，原因是:1Cache容量越大本錢(qián)越高，難以滿足人們追求低價(jià)格的要求；2如果取消主存，當(dāng)CPU訪問(wèn)Cache失敗時(shí)，需要將輔存的內(nèi)容調(diào)入Cache再由CPU訪問(wèn)，

46、造成CPU等待時(shí)間太長(zhǎng)，損失更大。27. Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開(kāi)又有什么好處？答：Cache做在CPU芯片內(nèi)主要有下面幾個(gè)好處：1可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問(wèn)Cache時(shí)不必占用外部總線。2Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。3可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高。將指令Cache和數(shù)據(jù)Cache分開(kāi)有如下好處：1可支持超前控制和流水線控制，有利于這類(lèi)控制方式下指令預(yù)取操作的完成。2指令Cache可

47、用ROM實(shí)現(xiàn)，以提高指令存取的可靠性。3數(shù)據(jù)Cache對(duì)不同數(shù)據(jù)類(lèi)型的支持更為靈活，既可支持整數(shù)例32位，也可支持浮點(diǎn)數(shù)據(jù)如64位。補(bǔ)充：Cache結(jié)構(gòu)改良的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)CacheL1和主存之間再設(shè)一個(gè)片外CacheL2，片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。28. 設(shè)主存容量為256K字，Cache容量為2K字，塊長(zhǎng)為4。1設(shè)計(jì)Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？2在直接映射方式下，設(shè)計(jì)主存地址格式。3在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。4在全相聯(lián)映射方式下，設(shè)

48、計(jì)主存地址格式。5假設(shè)存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，寫(xiě)出上述三種映射方式下主存的地址格式。解：1Cache容量為2K字，塊長(zhǎng)為4，Cache共有2K/4=211/22=29=512塊，Cache字地址9位，字塊內(nèi)地址為2位 因此，Cache地址格式設(shè)計(jì)如下：Cache字塊地址9位字塊內(nèi)地址2位 2主存容量為256K字=218字，主存地址共18位，共分256K/4=216塊，主存字塊標(biāo)記為18-9-2=7位。 直接映射方式下主存地址格式如下：主存字塊標(biāo)記7位Cache字塊地址9位字塊內(nèi)地址2位 3根據(jù)四路組相聯(lián)的條件，一組內(nèi)共有4塊，得Cache共分為512/4=128=27組，主存字塊標(biāo)

49、記為18-7-2=9位，主存地址格式設(shè)計(jì)如下：主存字塊標(biāo)記9位組地址7位字塊內(nèi)地址2位 4在全相聯(lián)映射方式下，主存字塊標(biāo)記為18-2=16位，其地址格式如下：主存字塊標(biāo)記16位字塊內(nèi)地址2位 5假設(shè)存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)尋址，那么主存容量為256K*32/4=221B，Cache容量為2K*32/4=214B，塊長(zhǎng)為4*32/4=32B=25B，字塊內(nèi)地址為5位，在直接映射方式下，主存字塊標(biāo)記為21-9-5=7位，主存地址格式為：主存字塊標(biāo)記7位Cache字塊地址9位字塊內(nèi)地址5位在四路組相聯(lián)映射方式下，主存字塊標(biāo)記為21-7-5=9位，主存地址格式為：主存字塊標(biāo)記9位組地址7位字塊內(nèi)

50、地址5位在全相聯(lián)映射方式下，主存字塊標(biāo)記為21-5=16位，主存地址格式為：主存字塊標(biāo)記16位字塊內(nèi)地址5位29. 假設(shè)CPU執(zhí)行某段程序時(shí)共訪問(wèn)Cache命中4800次，訪問(wèn)主存200次，Cache的存取周期為30ns，主存的存取周期為150ns，求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問(wèn)時(shí)間和效率，試問(wèn)該系統(tǒng)的性能提高了多少倍？解：Cache被訪問(wèn)命中率為：4800/(4800+200)=24/25=96%那么Cache-主存系統(tǒng)的平均訪問(wèn)時(shí)間為：ta=0.96*30ns+(1-0.96)*150ns=34.8nsCache-主存系統(tǒng)的訪問(wèn)效率為：e=tc/ta*100%=30

51、/34.8*100%=86.2%性能為原來(lái)的150ns/34.8ns=4.31倍，即提高了3.31倍。30. 一個(gè)組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問(wèn)主存和高速存儲(chǔ)器的地址各為幾位？畫(huà)出主存地址格式。解：cache組數(shù)：64/4=16 ，Cache容量為：64*128=213字，cache地址13位主存共分4096/16=256區(qū)，每區(qū)16塊主存容量為：4096*128=219字，主存地址19位，地址格式如下：主存字塊標(biāo)記8位組地址4位字塊內(nèi)地址7位31. 設(shè)主存容量為1MB，采用直接映射方式的Cache容量為16K

52、B，塊長(zhǎng)為4，每字32位。試問(wèn)主存地址為ABCDEH的存儲(chǔ)單元在Cache中的什么位置？解：主存和Cache按字節(jié)編址，Cache容量16KB=214B，地址共格式為14位，分為16KB/(4*32/8B)=210塊，每塊4*32/8=16B=24B，Cache地址格式為：Cache字塊地址10位字塊內(nèi)地址4位主存容量1MB=220B，地址共格式為20位，分為1MB/(4*32/8B)=216塊，每塊24B，采用直接映射方式，主存字塊標(biāo)記為20-14=6位，主存地址格式為：主存字塊標(biāo)記6位Cache字塊地址10位字塊內(nèi)地址4位主存地址為ABCDEH=1010 1011 1100 1101 11

53、10B，主存字塊標(biāo)記為101010，Cache字塊地址為11 1100 1101，字塊內(nèi)地址為1110，故該主存單元應(yīng)映射到Cache的101010塊的第1110字節(jié)，即第42塊第14字節(jié)位置。或者在Cache的第11 1100 1101 1110=3CDEH字節(jié)位置。32. 設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個(gè)字，每字32位，設(shè)計(jì)一個(gè)四路組相聯(lián)映射即Cache每組內(nèi)共有4個(gè)字塊的Cache組織。1畫(huà)出主存地址字段中各段的位數(shù)。2設(shè)Cache的初態(tài)為空，CPU依次從主存第0，1，2，89號(hào)單元讀出90個(gè)字主存一次讀出一個(gè)字，并重復(fù)按此次序讀8次，問(wèn)命中率是多少？3假設(shè)

54、Cache的速度是主存的6倍，試問(wèn)有Cache和無(wú)Cache相比，速度約提高多少倍？解：1根據(jù)每字塊有8個(gè)字，每字32位4字節(jié)，得出主存地址字段中字塊內(nèi)地址為3+2=5位。 根據(jù)Cache容量為16KB=214B，字塊大小為8*32/8=32=25B，得Cache地址共14位，Cache共有214-5=29塊。 根據(jù)四路組相聯(lián)映射，Cache共分為29/22=27組。根據(jù)主存容量為4MB=222B，得主存地址共22位，主存字塊標(biāo)記為22-7-5=10位，故主存地址格式為：主存字塊標(biāo)記10位組地址7位字塊內(nèi)地址5位2由于每個(gè)字塊中有8個(gè)字，而且初態(tài)為空，因此CPU讀第0號(hào)單元時(shí)，未命中，必須訪問(wèn)

55、主存，同時(shí)將該字所在的主存塊調(diào)入Cache第0組中的任一塊內(nèi)，接著CPU讀第17號(hào)單元時(shí)均命中。同理，CPU讀第8，16，88號(hào)時(shí)均未命中?？梢?jiàn)，CPU在連續(xù)讀90個(gè)字中共有12次未命中，而后8次循環(huán)讀90個(gè)字全部命中，命中率為：3設(shè)Cache的周期為t，那么主存周期為6t，沒(méi)有Cache的訪問(wèn)時(shí)間為6t*90*8，有Cache的訪問(wèn)時(shí)間為t90*8-12+6t*12，那么有Cache和無(wú)Cache相比，速度提高的倍數(shù)為：33簡(jiǎn)要說(shuō)明提高訪存速度可采取的措施。答：提高訪存速度可采取三種措施：1采用高速器件。即采用存儲(chǔ)周期短的芯片，可提高訪存速度。2采用Cache。CPU最近要使用的信息先調(diào)入C

56、ache，而Cache的速度比主存快得多，這樣CPU每次只需從Cache中讀寫(xiě)信息，從而縮短訪存時(shí)間，提高訪存速度。3調(diào)整主存結(jié)構(gòu)。如采用單體多字或采用多體結(jié)構(gòu)存儲(chǔ)器。38. 磁盤(pán)組有6片磁盤(pán)，最外兩側(cè)盤(pán)面可以記錄，存儲(chǔ)區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分，問(wèn)：1共有多少存儲(chǔ)面可用？2共有多少柱面？3盤(pán)組總存儲(chǔ)容量是多少？4數(shù)據(jù)傳輸率是多少？解：1共有：62=12個(gè)存儲(chǔ)面可用。 2有效存儲(chǔ)區(qū)域=33-22/ 2 = 5.5cm 柱面數(shù) = 40道/cm 5.5= 220道 3內(nèi)層道周長(zhǎng)=22=69.08cm 道容量=400位/cm6

57、9.08cm= 3454B 面容量=3454B220道=759，880B 盤(pán)組總?cè)萘?759，880B 12面= 9，118，560B4轉(zhuǎn)速 = 3600轉(zhuǎn) / 60秒 = 60轉(zhuǎn)/秒 數(shù)據(jù)傳輸率 = 3454B 60轉(zhuǎn)/秒 = 207，240 B/S39. 某磁盤(pán)存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤(pán)面，每毫米5道，每道記錄信息12 288字節(jié)，最小磁道直徑為230mm，共有275道，求：1磁盤(pán)存儲(chǔ)器的存儲(chǔ)容量。2最高位密度最小磁道的位密度和最低位密度。3磁盤(pán)數(shù)據(jù)傳輸率。4平均等待時(shí)間。解：1存儲(chǔ)容量 = 275道12 288B/道4面 = 13 516 800B 2最高位密度 = 12

58、 288B/230= 17B/mm = 136位/mm向下取整 最大磁道直徑=230mm+2275道/(5道/mm) = 230mm + 110mm = 340mm 最低位密度 = 12 288B /(340)= 11B/mm = 92位 / mm 向下取整3磁盤(pán)數(shù)據(jù)傳輸率= 12 288B 3000轉(zhuǎn)/分=12 288B 50轉(zhuǎn)/秒=614 400B/s4平均等待時(shí)間 = 1s/50 / 2 = 10ms第5章 輸入輸出系統(tǒng)1. I/O有哪些編址方式？各有何特點(diǎn)？解：常用的I/O編址方式有兩種： I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址。 特點(diǎn)：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元

59、地址完全一樣的格式，I/O設(shè)備和主存占用同一個(gè)地址空間，CPU可像訪問(wèn)主存一樣訪問(wèn)I/O設(shè)備，不需要安排專(zhuān)門(mén)的I/O指令。 I/O獨(dú)立編址方式時(shí)機(jī)器為I/O設(shè)備專(zhuān)門(mén)安排一套完全不同于主存地址格式的地址編碼，此時(shí)I/O地址與主存地址是兩個(gè)獨(dú)立的空間，CPU需要通過(guò)專(zhuān)門(mén)的I/O指令來(lái)訪問(wèn)I/O地址空間。2. 簡(jiǎn)要說(shuō)明CPU與I/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場(chǎng)合？答： CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制立即響應(yīng)、 同步、異步。 適用場(chǎng)合分別為： 直接控制適用于結(jié)構(gòu)極簡(jiǎn)單、速度極慢的I/O設(shè)備，CPU直接控制外設(shè)處于某種狀態(tài)而無(wú)須聯(lián)絡(luò)信號(hào)。 同步方式采用統(tǒng)一

60、的時(shí)標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差不大，近距離傳送的場(chǎng)合。 異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差較大、遠(yuǎn)距離傳送的場(chǎng)合。6. 字符顯示器的接口電路中配有緩沖存儲(chǔ)器和只讀存儲(chǔ)器，各有何作用？解：顯示緩沖存儲(chǔ)器的作用是支持屏幕掃描時(shí)的反復(fù)刷新；只讀存儲(chǔ)器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。8. 某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為1位起始位、7位數(shù)據(jù)位、1位校驗(yàn)位和1位停止位。假設(shè)要求每秒鐘傳送480個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？解：48010=4800位/秒=4800波特波特是數(shù)據(jù)傳送速率