第13章FPGA配置和Flash編程

1、FPGA-CPLD原理及應用 FPGA配置和Flash編程FPGA-CPLDFPGA-CPLD原理及應用原理及應用 FPGA-CPLD原理及應用 FPGA配置和Flash編程第13章 FPGA配置和Flash編程FPGA-CPLD原理及應用 FPGA配置和Flash編程將首先介紹FPGA配置方式和配置過程，然后簡單介紹了配置芯片、配置文件的種類以及配置電路設計要點，最后講述了配置文件下載、Flash編程等方面的內(nèi)容，其中Flash編程包括NOR Flash的編程、EPCS的編程。通過本章的內(nèi)容讀者將理解并掌握FPGA配置以及Flash編程、NiosII程序裝載等的相關內(nèi)容。 主要內(nèi)容FPGA-

2、CPLD原理及應用 FPGA配置和Flash編程n 1 FPGA配置 n 2 Cyclone IV FPGA配置n 3 配置芯片n 4 配置的軟件設置n 5 配置文件n 6 配置可靠性及電路設計注意事項n 7 下載配置文件到FPGAn 8 下載配置文件到EPCSn 9 IDE Flash Programmer介紹n10 用戶程序引導n11 使用IDE Flash Programmer 編程n12 創(chuàng)建目標板Flash編程設計FPGA-CPLD原理及應用 FPGA配置和Flash編程1 FPGA配置配置(configuration)是對FPGA的內(nèi)容進行編程的過程。每次上電后都需要進行配置是基于

3、SRAM工藝FPGA的一個特點，也可以說是一個缺點。FPGA配置過程如下：FPGA配置配置器件器件外部電路將配置數(shù)據(jù)載入片內(nèi)配置RAM中外部電路FPGA配置完成配置配置RAM配置配置RAM中的中的配置數(shù)據(jù)配置數(shù)據(jù)：用于控制FPGA內(nèi)部可編程的內(nèi)部邏輯、內(nèi)部寄存器和I/O寄存器初始化，I/O驅(qū)動器使能等。之后FPGA進入用戶模式。FPGA-CPLD原理及應用 FPGA配置和Flash編程1 FPGA配置nFPGA配置方式根據(jù)FPGA在配置電路中的角色，可以將配置方式分為三類：1.FPGA主動串行(AS)方式 2. JTAG方式 3. FPGA被動(Passive)方式EPCS系列系列配置數(shù)據(jù)FP

4、GA主動串行主動串行(AS)方式方式1下載工具下載工具或或智能主機智能主機JTAG方式方式2EPC系列系列FPGA僅輸出響應信號FPGAFPGA被動被動(Passive)方式方式3FPGA-CPLD原理及應用 FPGA配置和Flash編程1 FPGA配置nFPGA配置方式根據(jù)FPGA在配置電路中的角色，可以將配置方式分為三類：1.FPGA主動串行(AS)方式 2. JTAG方式 3. FPGA被動(Passive)方式EPCS系列系列配置數(shù)據(jù)FPGA主動串行主動串行(AS)方式方式1下載工具下載工具或或智能主機智能主機JTAG方式方式2EPC系列系列FPGA僅輸出響應信號FPGAFPGA被動被

5、動(Passive)方式方式3被動方式可分為下列幾種方式： 被動串行方式（PS） 快速被動并行（FPP）方式 被動并行異步（PPA）方式 被動并行同步（PPS）方式 被動串行異步（PSA）方式FPGA-CPLD原理及應用 FPGA配置和Flash編程1 FPGA配置Cyclone FPGA配置方式表配 置 方 式描 述主動串行配置(AS)采用串行配置器件（EPCS1、EPCS4、EPCS16、EPCS64）被動配置（PS）1采用專用配置器件（EPC1、EPC2、EPC4、EPC8、EPC16）；2采用配置控制器（單片機、CPLD等）配合Flash；3下載電纜。JTAG配置通過JTAG進行配置F

6、PGA-CPLD原理及應用 FPGA配置和Flash編程1 FPGA配置nFPGA配置過程FPGA的配置包括3各階段：復位、配置和初始化。復位復位配置配置初始化初始化進入進入用戶模式用戶模式配置過程波形圖FPGA-CPLD原理及應用 FPGA配置和Flash編程1 FPGA配置nFPGA配置過程FPGA的配置包括3各階段：復位、配置和初始化。復位復位配置配置初始化初始化進入進入用戶模式用戶模式配置數(shù)據(jù)寫入到器件中器件內(nèi)部邏輯和寄存器初始化，I/O緩沖使能配置過程波形圖FPGA-CPLD原理及應用 FPGA配置和Flash編程2 Cyclone IV FPGA配置Cyclone IVFPGA使用

7、SRAM單元來存儲配置數(shù)據(jù)。FPGA中的SRAM是易失性的，每次上電之前，配置數(shù)據(jù)(或壓縮的配置數(shù)據(jù))必須重新下載到FPGA中。下面的2個條件均可使FPGA產(chǎn)生一次配置請求：給FPGA重新上電；FPGA的nConfig引腳上產(chǎn)生一個低電平到高電平的上升沿。FPGA-CPLD原理及應用 FPGA配置和Flash編程2 Cyclone IV FPGA配置Cyclone IV FPGA的配置方式包括：1.FPGA主動串行(AS)配置方式； 2.FPGA被動(Passive)配置方式 ；3.JTAG配置方式 。用戶可以通過設置FPGA上的MSEL0、MESL1兩個引腳的狀態(tài)來選擇配置方式。各種方式的M

8、SEL0、MESL1設置如下表所列：FPGA-CPLD原理及應用 FPGA配置和Flash編程2 Cyclone IV FPGA配置MSEL1MSEL0配置方式備注00AS主動（串行配置器件）20M10快速AS主動（串行配置器件） 40M，只限Cyclone IV01PS被動（CPLD控制）00或1JTAG配置配置方式設置說明：說明：1.在上表中，如果只采用一種配置方式，則可以直接將MSEL0、MESL1連接到VCC（注意要與FPGA的IO口的供電VCCIO相同）或GND；2.如果需要多種配置方式，那么MSEL要用控制器（單片機、CPLD等）來控制以進行切換；3.MSEL管腳在配置開始前必須處

9、于一個固定的狀態(tài)，因此不能將MSEL管腳懸空。FPGA-CPLD原理及應用 FPGA配置和Flash編程n主動串行配置主動串行配置方式(AS)是將配置數(shù)據(jù)事先存儲在串行配置器件EPCS中,然后在系統(tǒng)上電時Cyclone IV FPGA通過串行接口讀取配置數(shù)據(jù)（如果是壓縮數(shù)據(jù)，還會進行解壓縮處理）對內(nèi)部的SRAM單元進行配置。因為上述配置過程中FPGA控制配置接口，因此通常稱為主動配置方式。2 Cyclone IV FPGA配置FPGA-CPLD原理及應用 FPGA配置和Flash編程n主動串行配置nCEnSTATUSnCONFIGCONFIG_DONEDATA0DCLKnCSOASDOnCEO

10、MSEL0MSEL1Cylone(Cyclone II) FPGAnCSDATAASDIDCLKEPCS串行配置器件10k10k10kVCCVCCVCCN.C.12345678910AS接口10kVCClow or high主動串行配置的電路原理圖說明：說明：1.因為FPGA上的nSTATUS、CONFIG_DONE管腳都是開漏結(jié)構(gòu)，所以都要接上拉電阻。FPGA的片選腳nCE必須接地。用于對EPCS的編程2 Cyclone IV FPGA配置FPGA-CPLD原理及應用 FPGA配置和Flash編程通過JTAG接口，利用Quartus II軟件可以直接對FPGA進行單獨的硬件重新配置。Quar

11、tus II軟件在編譯時會自動生成用于JTAG配置的.sof文件。如果同時使用AS方式和JTAG方式來配置FPGA，JTAG配置方式擁有最高的優(yōu)先級，此時AS方式將停止，而執(zhí)行JTAG方式配置。2 Cyclone IV FPGA配置12345678910JTAG接口10k10kR1R2DATA0nCONFIGnCEMSEL0MSEL1DCLKCONF_DONEnSTATUSTCKTMSTDOTDICyclone(Cyclone II) FPGAVCCVIO(3)N.C.N.C.VCCVCCVCCVCC(1)(2)(2)(2)(2)(2)R3Cyclone: R1-R3 10KCyclone I

12、I: R1-R3 1K主動串行配置的電路原理圖nJTAG配置FPGA-CPLD原理及應用 FPGA配置和Flash編程nJTAG配置2 Cyclone IV FPGA配置管腳描述功 能TDI測試數(shù)據(jù)輸入指令、測試以及編程數(shù)據(jù)的串行輸入。數(shù)據(jù)在TCK的上升沿移入。如果電路板上的JTAG不需要，可以將該管腳連接到VCC。TDO測試數(shù)據(jù)輸出指令、測試以及編程數(shù)據(jù)的串行輸出。數(shù)據(jù)在TCK的下降沿移出。在沒有數(shù)據(jù)移出時，該管腳是高阻態(tài)。如果電路板上的JTAG不需要，可以不連接該管腳。TMS測試模式選擇控制信號輸入管腳，控制信號決定測試訪問端口控制狀態(tài)的轉(zhuǎn)換。狀態(tài)的轉(zhuǎn)換出現(xiàn)在TCK的上升沿。因此，TMS必

13、須在TCK上升沿之前建立。如果電路板上的JTAG不需要，可以將該管腳連接到VCC。TCK測試時鐘輸入邊界掃描測試(BST)電路的時鐘輸入。一些操作發(fā)生在其上升沿，一些發(fā)生在下降沿。如果電路板上的JTAG不需要，可以將該管腳連接到GND。FPGA-CPLD原理及應用 FPGA配置和Flash編程nJTAG配置利用Quartus II軟件和USB Blaster等下載電纜可下載配置數(shù)據(jù)到FPGA。Quartus II軟件可以驗證JTAG配置是否成功。JTAG配置通過下載電纜使用SOF、Jam或者JBC文件直接對FPGA進行配置，這種配置方式只能用于調(diào)試階段，因為，掉電后FPGA中的配置數(shù)據(jù)將丟失。

14、 2 Cyclone IV FPGA配置USB BlasterFPGA-CPLD原理及應用 FPGA配置和Flash編程Altera FPGA的配置芯片可以分為3類：增強型配置器件：EPC16、EPC8、EPC4；主動串行配置器件：EPCS64、EPCS16、EPCS4和EPCS1；普通配置器件：EPC2、EPC1、EPC1441。3 配置芯片F(xiàn)PGA-CPLD原理及應用 FPGA配置和Flash編程3 配置芯片器件存儲容量(bits)片上解壓縮支持在系統(tǒng)編程（ISP）支持可重編程操作電壓(V)EPC1616,777,216YesYesYes3.3EPC88,388,608YesYesYes3

15、.3EPC44,194,304YesYesYes3.3EPCS6467,108,864 NoNoYes3.3EPCS1616,777,216 NoNoYes3.3EPCS44,194,304NoNoYes3.3EPCS11,048,576NoNoYes3.3EPC21,695,680NoYesYes3.3或5各配置芯片的屬性如下表所示：FPGA-CPLD原理及應用 FPGA配置和Flash編程4 配置的軟件設置n配置方式及配置芯片選擇在Quartus II軟件中，可以設置配置方式和配置芯片。配置選項卡FPGA-CPLD原理及應用 FPGA配置和Flash編程5 配置文件n配置文件的格式Quar

16、tus II開發(fā)軟件能生成一個或多個用于配置電路的配置文件。1.SRAM目標文件(.sof).sof文件一般是在調(diào)試時通過下載電纜和JTAG直接下載到FPGA中的SRAM中。SOF文件在Quattus II軟件編譯時自動生成。所有其他配置文件都是由SOF文件轉(zhuǎn)換生成的。FPGA-CPLD原理及應用 FPGA配置和Flash編程5 配置文件n配置文件的格式Quartus II開發(fā)軟件能生成一個或多個用于配置電路的配置文件。2.編程目標文件(.pof).pof文件用于對各種Altera配置芯片進行編程。當在Quartus II中設置好配置芯片類型后，軟件會在編譯時為用戶生成對應器件類型的POF文件

17、。多個FPGA的sof文件可放到一個POF文件中，形成一個配置文件。Quartus II也可以將配置文件分到幾個配置芯片中。FPGA-CPLD原理及應用 FPGA配置和Flash編程5 配置文件n配置文件設置和轉(zhuǎn)換用Quartus II軟件可 對 S O F 和POF文件進行轉(zhuǎn)換，生成其它格式的文件。編程文件的轉(zhuǎn)換FPGA-CPLD原理及應用 FPGA配置和Flash編程6 配置可靠性及電路設計注意事項n配置的可靠性Altera的FPGA結(jié)構(gòu)中設計了一些保護電路來減小電源上電和數(shù)據(jù)噪聲的影響，使基于SRAM工藝的FPGA可靠性大大提高。為了提供可靠性主要采取了以下幾個方面：1在配置過程中，采用

18、CRC電路對輸入到FPGA中的每一幀配置數(shù)據(jù)進行校驗，確保配置數(shù)據(jù)的正確性；2Altera FPGA提供了保護電路要求在系統(tǒng)在掉電后重新配置，以保證FPGA在系統(tǒng)掉電時的高可靠性。FPGA-CPLD原理及應用 FPGA配置和Flash編程6 配置可靠性及電路設計注意事項n電路設計注意事項在配置電路設計時，通常應該注意下面幾點：1在設計DCLK和TCK時，要將其當作高速的時鐘信號來處理；2在有多片F(xiàn)PGA配置鏈中，一般建議將各片F(xiàn)PGA的DCLK、DATA0(DATA7.0、nCONFIG、nSTATUS、和CONF_DONE信號連在一起。這樣可以確保各FPGA配置同時開始和結(jié)束；3確保FPGA

19、配置管腳的電平和配置器件的電平兼容；4確保所有配置管腳按照FPGA的數(shù)據(jù)手冊進行連接。FPGA-CPLD原理及應用 FPGA配置和Flash編程7 下載配置文件到FPGA要使用JTAG下載配置數(shù)據(jù)到FPGA，首先要生成可用于J TA G 下 載 的 配 置 數(shù) 據(jù) 文 件 ， 這 些 配 置 數(shù) 據(jù) 文 件 包括：.sof、.Jam以及.JBC。一般來說，JTAG方式利用SOF文件即可，JAM和JBC可以不用。利用JATG接口和ByteBlasterII電纜下載配置數(shù)據(jù)到FPGA的過程，如下：FPGA-CPLD原理及應用 FPGA配置和Flash編程8 下載配置文件到EPCS使用AS方式對Cy

20、clone FPGA配置前，必須將配置文件寫入串行配置器件EPCS。寫入的方法有3種：在QuartusII的Programmer中，通過專門與EPCS連接的AS下載接口來下載.pof文件到EPCS；在QuartusII的Programmer中，使用JTAG接口，通過FPGA中間通道來間接對EPCS進行編程；使用Nios II IDE中的Flash Programmer對EPCS進行編程。FPGA-CPLD原理及應用 FPGA配置和Flash編程299 IDE Flash Programmer介紹Nios II IDE 提供了Flash Programer工具來對目標板上遵守CFI（common

21、 flash interface）規(guī)范的Flash進行編程。IDE的Flash Programer通過使用Altera的下載電纜能夠方便的對目標板上連接在FPGA上的Flash進行編程。IDE的Flash Programer除了能對連接在FPGA上的Flash進行編程外，還能對連接在FPGA上的串行配置器件EPCS進行編程。FPGA-CPLD原理及應用 FPGA配置和Flash編程309 IDE Flash Programmer介紹nIDE Flash Programmer編程工作過程IDE Flash Programmer通過2個過程將數(shù)據(jù)寫入Flash。第一步：使用Flash編程設計對FP

22、GA進行配置第二步：傳送編程內(nèi)容到Flash器件FPGA-CPLD原理及應用 FPGA配置和Flash編程319 IDE Flash Programmer介紹nFlash編程設計Flash編程設計實際就是一個由SOPC Builder系統(tǒng)生成的最小FPGA設計。Flash編程設計是IDE Flash Programmer的關鍵組成部分。除此之外，還必須包括：與主機（PC機）通訊的JTAG接口；由主機提供的寫入Flash的編程數(shù)據(jù)。不同的電路板(目標板)往往使用不同的Flash器件，并且Flash與FPGA的管腳連接及FPGA型號也不相同。因此，每個Flash編程設計都與具體的目標板相聯(lián)系，不能

23、用于其它的目標板。FPGA-CPLD原理及應用 FPGA配置和Flash編程329 IDE Flash Programmer介紹n目標板Flash編程設計一個目標板Flash編程設計是一組SOPC Builder文件，這些文件包含了用戶使用電路板的一些特有信息，其中必須指明FPGA與Flash的連接關系。包含下列信息：每一個連接到電路板FPGA上的Flash的參考元件標號，如U7；Flash器件在Flash編程設計中的基地址；主機上用于配置電路板上FPGA的Flash編程設計的SOF文件。參考元件標號用于區(qū)分設計中不同的Flash器件。電路板上的Flash器件在設計時的命名和基地址可能不同，但

24、參考元件標號總是相同的。FPGA-CPLD原理及應用 FPGA配置和Flash編程339 IDE Flash Programmer介紹nFlash編程內(nèi)容的類型用戶軟件:由NIOSII IDE生成，以.elf為后綴，將用戶軟件寫入Flash；FPGA的配置數(shù)據(jù)：以.sof為后綴，NIOS II IDE允許用戶使用FPGA配置數(shù)據(jù)對Flash進行編程；任意內(nèi)容：指所有用戶想寫入FLASH中的二進制類型數(shù)據(jù)文件（.bin），例如：圖片，聲音等。FPGA-CPLD原理及應用 FPGA配置和Flash編程349 IDE Flash Programmer介紹nFlash文件所有要通過IDE Progra

25、mmer寫入Flash中的數(shù)據(jù)文件都要轉(zhuǎn)換為能被Flash Programmer讀取的.flash文件。Flash文件通過其后綴.flash來識別。IDE Flash Programmer在后臺提供了elf2flash、sof2flash、bin2flash三個命令來分別將這三種文件轉(zhuǎn)換為flash文件，這三個命令在IDE Flash Programmer后臺自動調(diào)用執(zhí)行而不需用戶干預，當然用戶也可以在Nios II SDK shell中通過命令行來執(zhí)行文件轉(zhuǎn)換。FPGA-CPLD原理及應用 FPGA配置和Flash編程35FPGA10 用戶程序引導用戶程序可以存放在Flash中，也可以存放在

26、EPCS，因此用戶程序可以從Flash引導，也可以從EPCS中引導。用戶程序FlashEPCS用戶程序用戶引導程序FPGA-CPLD原理及應用 FPGA配置和Flash編程3610 用戶程序引導n從CFI Flash引導FPGA上電或復位配置成功后，如果配置中包含的Nios II處理器復位地址指向Flash的地址空間，那么程序?qū)腇lash引導。SOPC Builder指定復位地址為FlashFPGA-CPLD原理及應用 FPGA配置和Flash編程3710 用戶程序引導n從串行配置器件EPCS引導如果使用串行配置器件EPCS，且配置數(shù)據(jù)的容量小于EPCS的容量，那么剩余的存儲空間可用來存放用

27、戶程序。EPCS控制器結(jié)構(gòu)框圖Boot-LoaderROMEPCS控制器配置存儲空間通用存儲空間EPCS配置器件Avalon總線NiosIICPU片內(nèi)外設Altera FPGA存儲FPGA配置數(shù)據(jù)剩余空間可用于存儲用戶非易失性數(shù)據(jù)。1KB的片內(nèi)存儲器FPGA-CPLD原理及應用 FPGA配置和Flash編程3810 用戶程序引導n從串行配置器件EPCS引導IDE的Flash Programmer能將配置數(shù)據(jù)文件(.sof)和用戶程序(.elf)寫入到EPCS中。當用戶程序存放在EPCS中時，如果想從EPCS中引導程序，在SOPC Builder中必須添加EPCS控制器，且必須在SOPC Bui

28、lder中指定Nios II處理器的復位地址指向EPCS控制器(epcs_controller)。FPGA-CPLD原理及應用 FPGA配置和Flash編程3910 用戶程序引導n從串行配置器件EPCS引導SOPC Builder指定復位地址為epcs_controllerFPGA-CPLD原理及應用 FPGA配置和Flash編程4010 用戶程序引導n引導復制程序（Boot-copier Program）Alter提供了引導復制程序，它能根據(jù)用戶在IDE中設置的用戶程序文件(.elf)連接地址來重新裝載程序，然后跳過.elf文件的連接地址執(zhí)行程序。引導復制程序是IDE Flash Progr

29、ammer在后臺執(zhí)行elf2flash命令時判斷并自動加入完成的。Boot CopierMy_sw.elfMy_sw.flash加入Boot Copier 示意圖FPGA-CPLD原理及應用 FPGA配置和Flash編程4110 用戶程序引導n用戶程序ELF文件連接設置在Nios II IDE中工程的屬性頁控制了工程中的程序與硬件系統(tǒng)的相互影響關系以及IDE怎樣編譯連接該應用工程。用戶IDE工程庫屬性設置對話框局部圖FPGA-CPLD原理及應用 FPGA配置和Flash編程4210 用戶程序引導n用戶程序引導小結(jié)通過SOPC Builder和IDE用戶工程庫屬性頁中的不同設置，可實現(xiàn)用戶程序的

30、不同引導和在不同存儲空間運行，現(xiàn)總結(jié)于下表。SOPC Builder中Reset AddressIDE中.elf連接存儲空間程序運行情況FlashSDRAM從Flash中復制到SDRAM運行Onchip_RAM從Flash中復制到Onchip_RAM運行Onchip_ROMOnchip_ROM (2)FlashFlash (3)Epcs_controllerEpcs_controller (4)Epcs_controllerSDRAM從EPCS中復制到SDRAM運行Onchip_RAM從EPCS中復制到Onchip_RAM運行Onchip_ROMOnchip_ROM (2)FlashFlash

31、 (5)FPGA-CPLD原理及應用 FPGA配置和Flash編程4311 使用IDE Flash Programmer 選擇目標板Flash編程設計FPGA-CPLD原理及應用 FPGA配置和Flash編程4411 使用IDE Flash Programmer從SOPC Builder啟動 Nios II IDE編譯連接用戶工程建立軟件工程后，進行編譯連接FPGA-CPLD原理及應用 FPGA配置和Flash編程4511 使用IDE Flash Programmer打開IDE Flash ProgrammerFlash Programmer 對話框啟動Flash Programmmer界面F

32、PGA-CPLD原理及應用 FPGA配置和Flash編程4611 使用IDE Flash Programmer 編程Flash Programmer 對話框FPGA-CPLD原理及應用 FPGA配置和Flash編程4712 創(chuàng)建目標板Flash編程設計目標板編程設計對Flash編程必不可少，其提供了Flash Programmer對Flash進行編程所需的全部信息，包括Flash的容量以及flash的引腳連接等等。目標板Flash編程設計包含下列內(nèi)容：n每個在電路板上連接到FPGA的Flash芯片上的參考標號；nFlash芯片在Flash編程設計中的基地址 ；n一個針對用戶板，經(jīng)過裁剪的Fla

33、sh編程設計；n一個用戶板的Flash編程設計的配置文件(.sof ) 。FPGA-CPLD原理及應用 FPGA配置和Flash編程4812 創(chuàng)建目標板Flash編程設計一個用戶板包含下列文件：nclass.ptf-描述連接到FPGA的Flash，并且指出用戶板Flash編程設計的存放位置；n.ptf-Flash編程設計的SOPC Builder系統(tǒng)文件；n.qpf-Flash編程設計的Quartus II工程文件；n.sof-Flash編程設計的FPGA配置文件。FPGA-CPLD原理及應用 FPGA配置和Flash編程4912 創(chuàng)建目標板Flash編程設計每一個Flash編程設計都包含下列

34、元件：nNios II CPU；nJTAG UART；n如果采用EPCS串行配置器件，則需要Active serial memory interface（ASMI）；nTri-state bridge；nCFI規(guī)范的Flash interface；nSystem ID peripheral；n用于存放程序以及作為數(shù)據(jù)緩沖的On-chip memory。FPGA-CPLD原理及應用 FPGA配置和Flash編程5012 創(chuàng)建目標板Flash編程設計下面以SmartSOPC多功能教學實驗開發(fā)平臺上QuickSOPC核心板的Flash編程設計為例，敘述創(chuàng)建目標板Flash編程設計的步驟：Nios S

35、DK shell 啟動方法12啟動后界面FPGA-CPLD原理及應用 FPGA配置和Flash編程5112 創(chuàng)建目標板Flash編程設計創(chuàng)建命令參數(shù)和提示信息命令和參 數(shù)創(chuàng) 建信 息提 示 下一 步 的工 作3FPGA-CPLD原理及應用 FPGA配置和Flash編程5212 創(chuàng)建目標板Flash編程設計啟動Quartus II軟件并打開剛才創(chuàng)建的新工程，SmartSOPC_Board_cyclone_1c6.qpf；在Quartus II軟件中，從【Assignments】【Device】打開setting對話框，選擇實際電路板上所用的FPGA型號，本例為EP1C6Q240C8；從【Tools】【SOPC Builder】來啟動SOPC Builder軟件；對【System Contents】標簽頁的設置。FPGA-CPLD原理及應用 FPGA配置和Flash編程53添加三態(tài)橋 Avalon Tri-State Bridge。12 創(chuàng)建目標板Flash編程設計添加Avalon Tri-state Bridge8FPGA-CPLD原理及應用 FPGA配置和Flash編程54添加CFI接口的Flash12 創(chuàng)建目標板Flash編程設計添加CFI接口Flash9Flash接口的時序設置FPGA-CPLD