嵌入式講座6-存儲(chǔ)器控制及時(shí)鐘電源管理器

1、ARM技術(shù)講座技術(shù)講座44B0X芯片的存儲(chǔ)控制器及時(shí)鐘電源管理功能S3C44B0X 存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)l支持?jǐn)?shù)據(jù)存儲(chǔ)的大/小端選擇(通過外部引腳進(jìn)行選擇)l地址空間：具有8個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體可達(dá)32Mb，總共可達(dá)256Mb。l對(duì)所有存儲(chǔ)體的訪問大小均可進(jìn)行改變（8位16位32位）l8個(gè)存儲(chǔ)體中，Bank0Bank5可支持ROM、SRAM；Bank6、Bank7可支持ROM、SRAM和FPEDOSDRAM等。l7個(gè)存儲(chǔ)體的起始地址固定(bank0-bank6)，1個(gè)存儲(chǔ)體的起始地址可變(bank7).2MB/4MB/8MB/16MB/32MB 2MB/4MB/8MB/16MB/32MB 32MB

2、 32MB 32MB 32MB 32MB 28MB 256MB SA27:0 可存取 區(qū)域 參 見 表 7-1 特殊功能 寄存器（4MB） SROM （nGCS1） SROM （nGCS1） SROM （nGCS2） SROM （nGCS3） SROM （nGCS4） SROM （nGCS5） SROM/DRAM/SDRAM （nGCS6） SROM/DRAM/SDRAM （Ngcs7） 0 x1000_0000 0 x0e00_0000 0 x0c00_0000 0 x0e00_0000 0 x0800_0000 0 x0600_0000 0 x0400_0000 0 x0200_0000

3、0 x01c0_0000 0 x0000_0000 1這里的SROM指SRAM/ROMnGCS0地址/MB2481632Bank6起始地址0 x0c0000000 x0c0000000 x0c0000000 x0c0000000 x0c000000結(jié)束地址0 x0c1FFFFF0 x0c3FFFFF0 x0c7FFFFF0 x0cFFFFFF0 x0dFFFFFFBank7起始地址0 x0c2000000 x0c4000000 x0c8000000 x0d0000000 x0E000000結(jié)束地址0 x0c3FFFFF0 x0c7FFFFF0 x0cFFFFFF0 x0dFFFFFF0 x0F

4、FFFFFF表1 Bank6/Bank7 地址注注：Bank6和Bank7的存儲(chǔ)空間大小必須相同。實(shí)驗(yàn)電路的存儲(chǔ)系統(tǒng)分配實(shí)驗(yàn)電路的存儲(chǔ)系統(tǒng)分配lBank0:1M*16bit Flash：AM29LV160B，放置系統(tǒng)引導(dǎo)程序，系統(tǒng)上電復(fù)位后，PC指針自動(dòng)指向Bank0的第一個(gè)單元，進(jìn)行系統(tǒng)自舉。lBank1：PDIUSBD12。USB設(shè)備端接口芯片，占用系統(tǒng)外部中斷0。8位數(shù)據(jù)總線。lBank2：K9F2808（三星 16Mbyte Flash），非線性尋址。具體的時(shí)序可以參考K9F2808的datasheetlBank3、Bank4未接設(shè)備?？梢怨U(kuò)展使用lBank5：RTL8019AS，I

5、SA總線兼容的10M以太網(wǎng)（PHYMAC層）控制芯片。占用系統(tǒng)外部中斷1，16位數(shù)據(jù)總線lBank6：SDRAM HY57V641620，起始地址為0 xC000000。在SDRAM中，前512Kbyte的空間劃分出來，作為系統(tǒng)的LCD顯示緩沖區(qū)使用（更新其中的數(shù)據(jù)，就可以更新LCD的顯示）。系統(tǒng)的程序存儲(chǔ)空間從0 xC080000開始。也就是，引導(dǎo)系統(tǒng)的時(shí)候，需要把system.bin文件復(fù)制到0 xC080000開始的地址空間，把PC指針指向0 xC080000。lBank7：未使用?？梢詳U(kuò)展另一片SDRAM，或者其他的外設(shè)。l系統(tǒng)的同步串行口（SIO），連接著觸摸屏控制芯片F(xiàn)M7843（

6、與ADS7843完全兼容）和鍵盤/LED控制芯片ZLG7289A。在同步串行口上，還可以擴(kuò)展其他的芯片?？縄O口控制設(shè)備的片選信號(hào)（CS）來防止設(shè)備的沖突。1.大/小端模式l處理器復(fù)位時(shí)，通過輸入引腳ENDIAN選擇所用的端模式，0:小端 1:大端，邏輯電平由復(fù)位期間該管腳的上拉或下拉電阻確定。本實(shí)驗(yàn)系統(tǒng)中選擇了小端模式。2.Bank0總線寬度lBOOT ROM在地址上位于ARM處理器的Bank0區(qū)，它的數(shù)據(jù)總線寬度是由OM1:0引腳上的邏輯電平進(jìn)行設(shè)定，如下表所示：本實(shí)驗(yàn)系統(tǒng)中OM1:0=01,選擇了16位總線寬度。3.存儲(chǔ)控制器的特殊功能寄存器a)總線寬度總線寬度/等待控制寄存器等待控制寄

7、存器 BWSCON (地址地址0 x01c80000,R/W,初始值初始值0 x000000) 主要用來設(shè)置外接存儲(chǔ)器的總線寬度和等待狀態(tài)。在BWSCON 中，除了bank0，對(duì)其它7個(gè)bank都各對(duì)應(yīng)有4個(gè)相關(guān)位的設(shè)置，分別為STx, WSx, DWx。lSTx 位決定SRAM 映射在bankx 時(shí)是否采用UB/LB(寫高/低字節(jié)使能)，0：不采用，1：采用。lWSx 位決定bankx 上等待的狀態(tài)，0：禁止等待，1：使能等待。lDWx 中的2 位決定bankx 上的總線寬度。00：8-bit, 01：16-bit, 10：32-bitlDW0 位對(duì)應(yīng)bank0 的總線寬度，但這里它是只讀的

8、，不需要設(shè)置：位位位名稱位名稱描述描述7、11、15、19、23、27、31ST1ST7確定Bankx上的SRAM是否使用UB/LB：0=否 (PIN14:11作為nWBE3:0)1=是 (PIN14:11作為nBE3:0)6、10、14、18、22、26、30WS1WS7確定Bankx上的SRAM存儲(chǔ)器的等待狀態(tài)(不支持DRAM或SDRAM):0=等待禁止1=等待使能5:4、9:8、13:12、17:16、21:20、25:24、29:28DW1DW7確定Bankx的數(shù)據(jù)總線寬度：00=8位 01=16位 10=32位2:1DW0指示Bank0的數(shù)據(jù)總線寬度(只讀)，由OM1:0確定：00=

9、8位 01=16位 10=32位0ENDIAN確定存儲(chǔ)模式(只讀)，由引腳電平確定：0=小端模式 1=大端模式b) Bank控制寄存器控制寄存器BANKCON S3C44B0X具有8個(gè)BANKCONn寄存器，分別對(duì)應(yīng)著bank0bank7。BANKCONn寄存器針對(duì)操作時(shí)序進(jìn)行設(shè)置。BANKCON05 的位定義的位定義lbank6-7可以作為FP/EDO/SDRAM等類型存儲(chǔ)器的映射空間，因此BANKCON6-7與其它bank的相應(yīng)寄存器有所不同。其中MT位定義了存儲(chǔ)器的類型：lMT 的取值定義了該寄存器余下幾位的作用。BANKCON6/7寄存器的各位定義如下表：位位位名稱位名稱描述描述16:

10、15MT確定Bank6和Bank7的存儲(chǔ)器類型14:13Tacs在nGCSn有效之前地址建立時(shí)間：00=0 clock 01=1 clock 10=2 clock 11=4 clockROM和SRAM類型12:11Tcos在nOE有效之前片選建立時(shí)間：00=0 clock 01=1clock 10=2 clock 11=4 clock10:8Tacc存取周期：000=1 clock 001=2 clock 010=3 clock 011=4 clock100=6 clock 101=8 clock 110=10 clock 111=14 clock7:6Toch在nOE撤離后片選保持時(shí)間：00

11、=0 clock 01=1 clock 10=2 clock 11=4 clock5:4Tcah在nGCSn撤離后地址保持時(shí)間：00=0 clock 01=1clock 10=2 clock 11=4 clock3:2Tpac頁模式存取周期：00=2 clock 01=3 clock 10=4 clock 11=6 clock1:0PMC頁模式配置：00=正常(1 data) 01=4 數(shù)據(jù)連續(xù)存取10=8 數(shù)據(jù)連續(xù)存取 11=16 數(shù)據(jù)連續(xù)存取位位位名稱位名稱描述描述5:4TrcdRAS到CAS延時(shí)：00=1 clock 01=2 clock 10=3 clock 11=4 clockFPD

12、RAM和EDO DRAM類型3TcasCAS脈沖寬度：0=1 clock 1=2 clock2TcpCAS預(yù)充電周期：0=1 clock 1=2 clock1:0CAN列地址數(shù)目：00=8位 01=9位 10=10位 11=11位3:2TrcdRAS到CAS延時(shí)：00=2 clocks 01=3 clocks 10=4 clocks SDRAM類型1:0SCAN列地址數(shù)目：00=8位 01=9位 10=10位 續(xù)表續(xù)表c) DRAM/SDRAM刷新控制寄存器刷新控制寄存器REFRESH (地址0 x01c80024,R/W,初始值0 xAC0000) 決定DRAM/SDRAM刷新是否允許、刷新

13、模式等。位定義如下表：d) Bank大小寄存器大小寄存器 BANKSIZE (地址0 x01c80028,R/W,初始值0 x0) 主要是決定Bank6/7的存儲(chǔ)區(qū)大小。e) Bank6和和Bank7模式設(shè)置寄存器模式設(shè)置寄存器MRSR MRSRB6地址0 x01c8002c，R/W,初始值xxx MSRSB7地址0 x01c80030，R/W,初始值xxx 決定Bank6和Bank7的存儲(chǔ)模式。位位位名稱位名稱描述描述9WBL寫突發(fā)脈沖長度：0是推薦值8:7TM測試模式：00=測試模式 01、10、11=保留6:4CLCAS突發(fā)響應(yīng)時(shí)間：000=1 clock 010=2 clock 011

14、=3 clock 其它=保留3BT突發(fā)類型：0=連續(xù)(推薦) 1=未使用2:0BL突發(fā)長度：000=1 其他=未使用 MRSRB6/ MRSRB7 寄存器寄存器注：注：1 當(dāng)程序在當(dāng)程序在SDRAM運(yùn)行時(shí)，該寄存器不必重新配置運(yùn)行時(shí)，該寄存器不必重新配置 2 所有的存儲(chǔ)控制寄存器必須所有的存儲(chǔ)控制寄存器必須使用使用STMIA指令設(shè)置指令設(shè)置 3 在停止和在停止和SL_IDLE模式下，模式下，DRAM/SDRAM必須進(jìn)入自刷新模式必須進(jìn)入自刷新模式S3C44B0X 的時(shí)鐘產(chǎn)生器可以為 CPU 產(chǎn)生要求的時(shí)鐘信號(hào)，同樣也為外設(shè)提供了時(shí)鐘信號(hào)。時(shí)鐘產(chǎn)生器可以通過軟件來控制是否為每個(gè)外部設(shè)備模塊提供時(shí)

15、鐘信號(hào)，或者切斷與外部設(shè)備的聯(lián)系，以減少功耗。同樣在軟件的控制下，S3C44B0X 提供各種功耗管理辦法來為各種應(yīng)用提供最優(yōu)化的功耗方案。 時(shí)鐘和電源管理時(shí)鐘和電源管理S3C44B0X的時(shí)鐘源可以用外部晶體來產(chǎn)生，也可以直接輸入外部時(shí)鐘，這由OM3:2的狀態(tài)決定。M3:2的狀態(tài)在nRESET的上升沿由OM3 和OM2腳的電平?jīng)Q定。M3:2=00 Crystal clock M3:2=01 外部時(shí)鐘。其它測試模式在復(fù)位后PLL啟動(dòng),但在用指令設(shè)置PLLCON為有效的值之前,PLL OUTPUT(FOUT)不能使用,這時(shí)FOUT直接輸出Crystal clock或外部時(shí)鐘。如果S3C44B0X的P

16、LL的時(shí)鐘源使用晶體,這時(shí)EXTCLK能作為Timer 5的時(shí)鐘源TCLK。 S3C44B0X 中的功耗管理提供5種模式：1.正常模式正常模式下，時(shí)鐘發(fā)生器提供時(shí)鐘給 CPU，并同時(shí)提供給 S3C44B0X 的外設(shè)。在這種情況下，當(dāng)所有的外設(shè)都開啟工作時(shí)，處理器所消耗的功耗最大。用戶可以通過軟件來控制外事的操作模式。例如:如果定時(shí)器和 DMA 不需要時(shí)鐘，則用戶可以斷開定時(shí)器和 DMA 的時(shí)鐘供給以降低功耗。 2. 慢速模式慢速模式是一種非倍頻模式。與正常模式下不同，慢速模式直接采用外部時(shí)鐘作為S3C44B0X 的主工作時(shí)鐘，而不使用內(nèi)部倍頻器。在這種情況下，功耗的大小僅依據(jù)于外部時(shí)鐘的頻率的

17、大小。PLL 部件所消耗的功耗不用計(jì)算在內(nèi)了。3. 空閑模式空閑模式下僅斷開對(duì) CPU 內(nèi)核的時(shí)鐘供給，而保留所有對(duì)于外部設(shè)備的時(shí)鐘供給。在空閑模式下，CPU 內(nèi)核的功耗可以減去。任何中斷請(qǐng)求都會(huì)使 CPU 從空閑模式中醒來。4. 停止模式停止模式通過禁止 PLL 來凍結(jié)所有 CPU 內(nèi)核、外設(shè)的時(shí)鐘。這時(shí)的功耗大小僅由 S3C44B0X 內(nèi)部的漏電流大小決定，這個(gè)電流一般小于 10uA 。要使 CPU 從停止模式中醒來，可以通過外部中斷實(shí)現(xiàn)。5. LCD 的SL 空閑模式SL 空閑模式的進(jìn)入將導(dǎo)致 LCD 控制器開始工作。在這種情況下，除了 LCD 控制器以外 CPU 內(nèi)核和其它外設(shè)的時(shí)鐘都

18、停止了。因此，SL 空閑模式下的功耗比空閑模式的功耗小。 1 PLL控制寄存器PLLCON地址：0 x01D80000 R/W該寄存器設(shè)置PLL參數(shù). PLL輸出頻率計(jì)算公式如下: Fpllo = (m * Fin)/(p * 2s) 其中m = (MDIV + 8)，p = (PDIV + 2)，s = SDIV ，F(xiàn)pllo必須大于20MHZ且少于66MHZ，F(xiàn)pllo * 2s必須少于170MHZ，F(xiàn)in/p推薦為1MHZ 或大于，但小于2MHZ，其中MDIV、PDIV、SDIV定義如下表所示。2. 時(shí)鐘控制寄存器CLKCON地址：0 x01D80004 R/W 時(shí)鐘控制寄存器如下表所示

19、。 PLLCON位位描述描述初始狀初始狀態(tài)態(tài)MDIVPDIVSDIV19:129:41:0主分頻值主分頻值預(yù)分頻值預(yù)分頻值后分頻值后分頻值0 x380 x080 x0CLKCON位位描描 述述初始狀態(tài)初始狀態(tài)IIS14控制控制IIS block的鐘控的鐘控0=禁止禁止 1=允許允許1IIC13控制控制IIC block的鐘控的鐘控0=禁止禁止 1=允許允許1ADC12控制控制ADC block的鐘控的鐘控0=禁止禁止 1=允許允許1RTC11控制控制RTC block的鐘控，的鐘控，即使該位為即使該位為0,RTC定定時(shí)器仍工作。時(shí)器仍工作。0=禁止禁止 1=允許允許1GPIO10控制控制GPIO block的鐘控，設(shè)置為的鐘控，設(shè)置為1，允許使，允許使用用EINT4：7的中斷