畢業(yè)設(shè)計（論文）-智力競賽搶答器

1、教學(xué)單位 電子電氣工程系 學(xué)生學(xué)號 編 號 本科畢業(yè)設(shè)計題目學(xué)生姓名 專業(yè)名稱 電子信息工程 指導(dǎo)教師 2021 年 月 日目 錄一、設(shè)計正文中文摘要英文摘要正文目錄二、附錄1. 設(shè)計任務(wù)書2. 設(shè)計中期檢查報告3. 指導(dǎo)教師指導(dǎo)記錄表4. 設(shè)計結(jié)題報告 5. 成績評定及辯論評議6. 設(shè)計辯論過程記錄The design of intelligence answering racer systemAbstract: Intelligence answering racer is the product that is essential equipment in various competi

2、tions, which is at home and abroad are more useful, moreover, its development is also fast. From the beginning of having only responder and lock function of a circuit, and now with the countdown, timing, automatically (or manually) reset, alarm (audible alert signal, in some ways embodies with music

3、), the LED display, luminescent keys and other technical functions merger, which illustrates its various function and rapid development. In the design, the electric circuit and designing thought of an intelligence answering racer based on the common-used series of 74 IC with 8-wire is introduced, an

4、d its function is also described. The answering races function includes timing, counting, and alarming, besides the basic function of an answering racer. The host sets the provided time for the answering race through the time-setting switch, after this the system will count down the time automatical

5、ly. If anybody answer the question on time, the counting of time will stop; If nobody answer the question on time, the alarm will give out some sound, helping the host know the race in this turn is of no use, so the function of alarming is achieved. The design program which the design adopts is simp

6、le and direct-viewing, only using a few TTL doors to achieve that the anchor can control the whole electric circuit. The alarm electric circuit can be controlled by integrated single steady state .We can choose the existing chip to replace the chip we create by ourselves, that not only realizes the

7、anticipated function, that also reduces the wiring, causes the probability which mistake is engendered drop greatly. The composition of electric circuit selects 74 series chips, economical and practical, stable is reliable, it is suitable for the large-scale production. Keywords: Intelligence answer

8、ing racer；8-wire；Design,；Timing; Control目 錄 TOC o 1-3 h z u HYPERLINK l _Toc169148188 1 緒 論 PAGEREF _Toc169148188 h 1 HYPERLINK l _Toc169148189 2 設(shè)計任務(wù)及方案2 HYPERLINK l _Toc169148190 2.1 設(shè)計要求2 HYPERLINK l _Toc169148191 2.1.1 設(shè)計要求12 HYPERLINK l _Toc169148192 2.1.2 設(shè)計要求22 HYPERLINK l _Toc169148193 2.2 設(shè)

9、計方案的選擇2 HYPERLINK l _Toc169148194 設(shè)計思想與設(shè)計原理4 HYPERLINK l _Toc169148195 3 單元電路的設(shè)計 PAGEREF _Toc169148195 h 5 HYPERLINK l _Toc169148196 搶答局部電路設(shè)計5 HYPERLINK l _Toc169148197 優(yōu)先編碼器74LS1485 HYPERLINK l _Toc169148198 74LS148功能真值表6 HYPERLINK l _Toc169148199 鎖存器74LS2797 HYPERLINK l _Toc169148200 七段顯示譯碼器74LS48

10、 PAGEREF _Toc169148200 h 9 HYPERLINK l _Toc169148201 74LS48七段譯碼驅(qū)動器功能表9 HYPERLINK l _Toc169148202 秒脈沖產(chǎn)生電路設(shè)計13 HYPERLINK l _Toc169148203 定時局部電路16 HYPERLINK l _Toc169148204 3.3.1 十進(jìn)制同步加減計數(shù)器74LS192 PAGEREF _Toc169148204 h 16 HYPERLINK l _Toc169148205 定時局部電路原理及設(shè)計 PAGEREF _Toc169148205 h 18 HYPERLINK l _T

11、oc169148206 3.4 報警電路設(shè)計 PAGEREF _Toc169148206 h 19 HYPERLINK l _Toc169148207 時序控制電路 PAGEREF _Toc169148207 h 20 HYPERLINK l _Toc169148208 單穩(wěn)態(tài)觸發(fā)器74LS121 PAGEREF _Toc169148208 h 21 HYPERLINK l _Toc169148209 時序控制電路原理及設(shè)計 PAGEREF _Toc169148209 h 22 HYPERLINK l _Toc169148210 4 總體電路的設(shè)計 PAGEREF _Toc169148210

12、h 24 HYPERLINK l _Toc169148211 5 設(shè)計方案的論證 PAGEREF _Toc169148211 h 27 HYPERLINK l _Toc169148212 6 結(jié)束語 PAGEREF _Toc169148212 h 27 HYPERLINK l _Toc169148213 參考文獻(xiàn) PAGEREF _Toc169148213 h 28 HYPERLINK l _Toc169148214 謝 辭 PAGEREF _Toc169148214 h 291 緒 論智力競賽是一種生動活潑的教育方式，而搶答就是智力競賽中一種非常常見的答題方式。搶答能引起參賽者和觀眾的極大興

13、趣，并且能在極短的時間內(nèi)，使人們迅速增加一些科學(xué)知識和生活常識。但是，在這類比賽中，對于誰先誰后搶答，在何時搶答，如何計算答題時間等等問題，假設(shè)僅憑主持人的主觀判斷，就很容易出現(xiàn)誤判。所以，我們就需要一種具備自動鎖存，置位，清零等功能的智能搶答器來解決這些問題。在本設(shè)計中，將主要設(shè)計一個供八人使用的定時搶答器。它要實現(xiàn)以下功能要求：根本功能：1設(shè)計一個智力競賽搶答器，可同時供8名選手或8個代表隊參加比賽，他們的編號分別是0、1、2、3、4、5、6、7，各用一個搶答按鈕，按鈕的編號與選手的編號相對應(yīng)，分別是P0、P1、P2、P3、P4、P5、P6、P7；2給節(jié)目主持人設(shè)置一個控制開關(guān)，用來控制系

14、統(tǒng)的清零編號顯示數(shù)碼管滅燈和搶答的開始；3搶答器具有數(shù)據(jù)鎖存與顯示的功能。搶答開始后，假設(shè)有任何一名選手按動搶答按鈕，編號立即鎖存，并在LED數(shù)碼管上顯示出選手的編號，同時蜂鳴器給出聲響提示。此外，要封鎖輸入電路，禁止其他選手搶答。優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清零為止；擴(kuò)展功能：1搶答器具有定時搶答的功能，且一次搶答的時間可以由主持人任意設(shè)定。當(dāng)節(jié)目主持人啟動“開始鍵后，要求定時器立即減計時，并用顯示器顯示，同時蜂鳴器發(fā)出聲響；2參賽選手只有在設(shè)定時間內(nèi)搶答，搶答有效，那么定時器停止工作，并且顯示器上顯示選手的編號和搶答時刻的時間，并且保持到主持人將系統(tǒng)清零為止；3如果定時搶答的時

15、間已到，卻沒有選手搶答時，本次搶答無效，那么系統(tǒng)短暫報警，并且封鎖輸入電路，禁止選手超時后搶答，定時器上顯示00。智力搶答器由主體電路與擴(kuò)展電路組成。優(yōu)先編碼電路、鎖存器、譯碼電路將參賽隊的輸入信號在顯示器上輸出；用控制電路和主持人控制開關(guān)啟動報警電路，以上兩局部組成主體電路。通過定時電路和譯碼電路將秒脈沖產(chǎn)生的信號在顯示器上輸出，以實現(xiàn)計時功能，構(gòu)成擴(kuò)展電路。利用本次設(shè)計的電路制造成的智力搶答器，即可輕松實現(xiàn)在8人或8個代表隊之間進(jìn)行的搶答比賽中進(jìn)行控制，使得這一活動更加趣味、公平。2 設(shè)計任務(wù)及方案 設(shè)計要求 設(shè)計要求1 最多可以容納8名選手參賽，編號分別為1 2 3 4 5 6 7 8。

16、各隊選手各用一個按鈕搶答，主持人那么用一按鈕進(jìn)行清零。 設(shè)計要求2 搶答器具有數(shù)據(jù)鎖存功能，并將所存數(shù)據(jù)用LED七段數(shù)碼顯示器顯示出來，同時蜂鳴器發(fā)出間歇式聲響，持續(xù)時間為秒。主持人清零后聲音提示會立即停止。 圖1 秒脈沖波形圖 設(shè)計方案的選擇設(shè)計八路智力定時搶答器，可以有兩種不同的方案來進(jìn)行。方案一是各路選手搶答后產(chǎn)生的上下電平直接經(jīng)過優(yōu)先編碼電路，然后經(jīng)過鎖存器，譯碼電路到七段數(shù)碼顯示管的同時，由秒脈沖產(chǎn)生電路產(chǎn)生的秒脈沖驅(qū)動定時電路工作。主持人開關(guān)通過控制電路來實現(xiàn)對整體電路的調(diào)節(jié)。其工作原理為：接通電源后，主持人將開關(guān)撥到“清零狀態(tài)，搶答器處于禁止工作狀態(tài)，編號顯示器滅燈，定時器顯示設(shè)

17、定時間；主持人將開關(guān)置于“開始狀態(tài)，宣布“開始，搶答器工作，定時器倒計時，揚聲器發(fā)聲。中選手在定時時間內(nèi)搶答時，搶答器完成如下功能：優(yōu)先判斷、編號鎖存、編號顯示、揚聲器提示。當(dāng)一輪搶答之后，定時器停止倒計時，禁止二次搶答，定時器顯示剩余時間。如再次搶答須由主持人再次操作“去除和“開始狀態(tài)開關(guān)。本類智力搶答器的總體方框圖如圖2所示： 圖2 方案一的總體設(shè)計框圖方案二：我們也可以將八路搶答開關(guān)與鎖存器相連，使得輸入鎖存器的直接是各位選手的上下電平，而非BCD碼。然后經(jīng)過優(yōu)先編碼電路、譯碼電路后顯示在LED數(shù)碼管上；同時，由主持人控制開關(guān)以及其他局部的線路通過門電路實現(xiàn)對搶答電路和定時電路的控制。本

18、種方案的設(shè)計框圖如圖3所示：圖3 方案二的總體設(shè)計框圖比照以上兩圖可知，第一種方案更為簡便直觀一些。它僅用幾個TTL門即可實現(xiàn)主持人對整個電路的控制，用集成單穩(wěn)態(tài)觸發(fā)器控制報警電路，用現(xiàn)有芯片來取代自己設(shè)計，既實現(xiàn)了預(yù)期功能，又減少了布線，使得錯誤產(chǎn)生的概率大大降低。綜上所述，我們選擇方案一來進(jìn)行我們的設(shè)計。 設(shè)計思想與設(shè)計原理它由搶答局部電路、定時局部電路、報警電路、時序控制電路幾局部組成。搶答局部電路完成根本的搶答功能，即搶答開始后，搶答者按動搶答按鈕，通過編碼電路，鎖存電路和顯示電路顯示優(yōu)先搶答者編號，同時封鎖輸入電路，禁止其他選手搶答。定時局部電路：節(jié)目主持人根據(jù)搶答題或答復(fù)下列問題所

19、需時間，通過預(yù)置時間電路對計數(shù)器進(jìn)行預(yù)置，計數(shù)器的時鐘脈沖由秒脈沖電路提供。鎖存器的數(shù)據(jù)按顯示時間控制電路的要求進(jìn)行鎖存，鎖存的數(shù)據(jù)通過譯碼器和顯示器顯示?？刂茍缶植浚汗?jié)目主持人宣布完考題后，說一聲“搶答開始，并按動節(jié)目主持人控制按鈕，計時開始，同時通過控制電路允許搶答局部工作。一旦搶答者按動搶答按鈕，說明已有搶答者來答復(fù)下列問題，系統(tǒng)通過控制電路來封鎖搶答電路，不允許其他搶答者的序號通過。顯示時間控制電路鎖存搶答者搶答時刻的時間，同時報警電路報警，此外搶答時間超過和答題時間超過都報警。節(jié)目主持人通過“去除按鈕可將計時電路計數(shù)器清零并可解除報警。智力搶答器的工作原理為：接通電源后，節(jié)目主持人

20、將開關(guān)置于“去除位置，搶答器處于禁止工作狀態(tài)，編號顯示器滅燈，定時顯示器顯示設(shè)定的時間。當(dāng)節(jié)目主持人宣布搶答題目后，說一聲“搶答開始，同時將控制開關(guān)撥到“開始位置，定時器倒計時，報警電路處于工作狀態(tài)。當(dāng)定時時間到，卻沒有選手搶答時，系統(tǒng)報警，并封鎖輸入電路，禁止選手超時后搶答。中選手在定時時間內(nèi)按動搶答鍵位進(jìn)行搶答時，搶答器要完成以下四項工作：1優(yōu)先編碼電路立即分辨出搶答者的編號，并由鎖存器進(jìn)行鎖存，然后譯碼顯示電路顯示編號；2揚聲器發(fā)出短暫聲響，提醒節(jié)目主持人注意；3控制電路要對輸入編碼電路進(jìn)行封鎖，防止其他選手再次進(jìn)行搶答；4控制電路要使定時器停止工作，時間顯示器上顯示剩余的搶答時間，并保

21、持到主持人將系統(tǒng)清零為止。中選手將問題答復(fù)完畢，主持人操作控制開關(guān)，使系統(tǒng)回復(fù)到禁止工作狀態(tài)，以便進(jìn)行下一輪搶答。3單元電路的設(shè)計在本次設(shè)計中，要進(jìn)行以下幾個單元電路的設(shè)計：第一，搶答局部電路；第二，秒脈沖產(chǎn)生電路；第三，定時局部電路；第四，報警局部電路；第五，時序控制電路等。以下篇幅將對上述電路分別進(jìn)行設(shè)計及原理闡述。 搶答局部電路設(shè)計搶答局部電路的功能主要有兩個：一是能分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，供譯碼顯示電路用，并且經(jīng)過譯碼，在數(shù)碼顯示器上顯示出對應(yīng)選手的編號；二是實現(xiàn)鎖存，使其他選手的按鍵操作無效。本次設(shè)計主要選用8-3優(yōu)先編碼器74LS148、鎖存器74LS279、

22、七段顯示譯碼器74LS48和七段數(shù)碼顯示器等幾個芯片完成上述功能。 優(yōu)先編碼器74LS148 編碼器的邏輯功能是將輸入信號中的一個有效信號變換成相應(yīng)的一組二進(jìn)制代碼輸出,編碼器實現(xiàn)“一對多譯碼 。編碼器在同一時刻內(nèi)只允許對一個信號進(jìn)行編碼，否那么輸出的代碼會發(fā)生混亂。普通編碼器同時按下兩個或更多個按鍵時，輸出將混亂，而在優(yōu)先編碼器電路中，允許同時輸入兩個以上編碼信號。不過在設(shè)計優(yōu)先編碼器時已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊，當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個信號進(jìn)行編碼。74LS148為8線3線優(yōu)先編碼器，即8個信號輸入端，3個信號輸出端。此外，還設(shè)置了輸入使能端，輸出使能端

23、和優(yōu)先編碼工作狀態(tài)標(biāo)志。 圖4 74LS148功能簡圖 圖5 74LS148管腳引線圖編碼數(shù)據(jù)輸入端： 、共8線， 優(yōu)先級最高, 優(yōu)先級最低。輸入使能端：當(dāng)=0時，編碼器工作。 編碼數(shù)據(jù)輸出端：、 組成三位二進(jìn)制譯碼輸出。 輸出使能端：當(dāng)=0，且無有效信號輸入時，=0。 優(yōu)先編碼輸出端 ：當(dāng)=0且有信號輸入時, =0。功能說明：芯片74LS148的輸入端和輸出端均為低電平有效。圖4是其功能簡圖，圖中電源和地未畫， 是輸入信號，為三位二進(jìn)制編碼輸出信號。為輸入使能端，當(dāng)0時，允許編碼器進(jìn)行編碼；當(dāng)1時，編碼器禁止編碼。是輸出使能端，只有當(dāng)0，而均無編碼輸入信號時為0。為優(yōu)先編碼輸出端，在0而其中

24、之一有信號輸入時，0。各輸入端的優(yōu)先順序為：級別最高，級別最低。如果0有信號，那么其它輸入端即使有信號輸入，均不起作用，此時輸出只按編碼，000。優(yōu)先編碼被廣泛應(yīng)用于計算機(jī)控制系統(tǒng)中，當(dāng)有多個外設(shè)申請中斷時，優(yōu)先編碼器總是給優(yōu)先級別高的設(shè)備先編碼。 74LS148功能真值表 表1.1 74LS148 8線3線優(yōu)先編碼真值表輸 入 輸 出 1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1

25、0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 3.1.3 鎖存器74LS279鎖存器74LS279是TTL集成根本RS觸發(fā)器。RS觸發(fā)器由兩個與非門交叉連接而成，圖6是它的邏輯圖、邏輯符號和波形圖。其中為置1(置位)輸入端，為置0(復(fù)位)輸入端，在邏輯符號中用小圓圈表示輸入信號為低電平有效。Q和 是一對互補(bǔ)輸出端，同時用它們表示觸發(fā)器的輸出狀態(tài)

26、，即1、 =0表示觸發(fā)器的1態(tài);Q0、1表示觸發(fā)器的0態(tài)。 (a) 邏輯圖 (b) 邏輯符號 (c) 波形圖 圖6 根本RS觸發(fā)器根本RS觸發(fā)器的邏輯功能可以用表1.2所示的狀態(tài)真值表來描述。根本RS觸發(fā)器的輸出端隨輸入電平和變化的波形圖如圖6c所示。表1. 2 根本RS觸發(fā)器功能真值表 S R Q 功能 0 0 X 不定 0 1 1 置1 1 0 0 置0 1 1 Q 保持 由表1.2化簡得到邏輯功能表達(dá)式也稱為特性方程 如式 31 所示，稱之為約束條件。圖7是鎖存器74LS279管腳引線圖。綜上所述，根本RS觸發(fā)器具有置0、置1、保持功能且不允許與同時為0，集成產(chǎn)品74LS279就是這種四

27、RS觸發(fā)器。對應(yīng)的特性方程為： 31 其中，表示現(xiàn)態(tài)，即原態(tài)。表示次態(tài)，即新狀態(tài)。 圖7 74LS279管腳引線圖 3.1.4 七段顯示譯碼器74LS48譯碼與編碼是相反的過程，是將二進(jìn)制代碼表示的特定含義翻譯出來的過程。能實現(xiàn)譯碼功能的組合邏輯電路稱為譯碼器。集成譯碼器可分為三種，即：二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器。二進(jìn)制譯碼器是將輸入的二進(jìn)制代碼的各種狀態(tài)按特定含義翻譯成對應(yīng)輸出信號的電路,也稱為變量譯碼器。假設(shè)輸入端有n位，代碼組合就有2n個，當(dāng)然可譯出2n個輸出信號。顯示譯碼器由譯碼輸出和顯示器配合使用，最常用的是BCD七段譯碼器。其輸出是驅(qū)動七段字形的七個信號，常見產(chǎn)品型號

28、有74LS48、74LS47等。74LS48為輸出高電平有效的中規(guī)模集成BCD七段顯示譯碼驅(qū)動器, 輸出高電平有效，用以驅(qū)動共陰極顯示器。該集成顯示譯碼器設(shè)有多個輔助控制端，以增強(qiáng)器件的功能。圖8 74LS48功能簡圖 圖9 74LS48管腳引線圖74LS48的輸入端是四位二進(jìn)制信號(8421BCD碼)，a、b、c、d、e、f、g是七段譯碼器的輸出驅(qū)動信號，高電平有效?？芍苯域?qū)動共陰極七段數(shù)碼管，是使能端，起輔助控制作用。3.1.5 74LS48七段譯碼驅(qū)動器功能表表1.3 七段顯示譯碼器74LS48的功能表十進(jìn)制數(shù) A3A2A1A0abcdefg 說明 0 1 1 1 1 1 1 1 1 測

29、試燈 0 0 0 0 0 0 0 0 熄滅 1 0 0 0 0 0 0 0 0 0 0 0 0 0 滅0 0 1 0 0 0 0 1 1 1 1 1 1 1 0 顯示0 1 1 0 0 0 1 1 0 1 1 0 0 0 0 顯示1 2 1 0 0 1 0 1 1 1 0 1 1 0 1 顯示2 3 1 0 0 1 1 1 1 1 1 1 0 0 1 顯示3 4 1 0 1 0 0 1 0 1 1 0 0 1 1 顯示4 5 1 0 1 0 1 1 1 0 1 1 0 1 1 顯示5 6 1 0 1 1 0 1 0 0 1 1 1 1 1 顯示6 7 1 0 1 1 1 1 1 1 1 0 0

30、 0 0 顯示7 8 1 1 0 0 0 1 1 1 1 1 1 1 1 顯示8 9 1 1 0 0 1 1 1 1 1 0 0 1 1 顯示9 10 1 1 0 1 0 1 0 0 0 1 1 0 1 無效 11 1 1 0 1 1 1 0 0 1 1 0 0 1 無效 12 1 1 1 0 0 1 0 1 0 0 0 1 1 無效 13 1 1 1 0 1 1 1 0 0 1 0 1 1 無效 14 1 1 1 1 0 1 0 0 0 1 1 1 1 無效 15 1 1 1 1 1 1 0 0 0 0 0 0 0 無效 74LS48的邏輯功能：1正常譯碼顯示。=1， =1時，對輸入為十進(jìn)制

31、數(shù)l15的二進(jìn)制碼00011111進(jìn)行譯碼，產(chǎn)生對應(yīng)的七段顯示碼。2滅零。當(dāng)=1，而輸入為0的二進(jìn)制碼0000時，只有當(dāng)=1時，才產(chǎn)生0的七段顯示碼,如果此時輸入=0 ，那么譯碼器的ag輸出全0，使顯示器全滅，所以稱為滅零輸入端。3試燈。當(dāng)=0時，無論輸入怎樣，ag輸出全1，數(shù)碼管七段全亮。由此可以檢測顯示器七個發(fā)光段的好壞。 稱為試燈輸入端。4特殊控制端?？梢宰鳛檩斎攵耍部梢宰鳛檩敵龆?。 作輸入使用時，如果=0時，不管其他輸入端為何值，ag均輸出0，顯示器全滅。因此稱為滅燈輸入端。 作輸出端使用時，受控于。當(dāng)=0，輸入為0的二進(jìn)制碼0000時，=0，用以指示該片正處于滅零狀態(tài)。所以，又稱為

32、滅零輸出端。在這里，我們選用與74LS48對應(yīng)的共陰極七段數(shù)碼顯示器。74LS48譯碼驅(qū)動器的輸出是高電平有效，所以，配接的數(shù)碼管須采用共陰極接法。圖10a是共陰式LED數(shù)碼管的原理圖，使用時，共陰極接地，7個陽極ag由相應(yīng)的BCD七段譯碼器來驅(qū)動，如圖11b所示： a引線圖 b七段字形組合情況 圖10 七段LED數(shù)碼管 a原理圖 b驅(qū)動電路 圖11 共陰式七段LED數(shù)碼管 其功能表如表1.4所示： 表1.4 共陰極數(shù)碼顯示器的功能表十進(jìn)制 D C B A a b c d e f g 0 0 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 1 1 0 0 0 0 2 0 0 1

33、 0 1 1 0 1 1 0 1 3 0 0 1 1 1 1 1 1 0 0 1 4 0 1 0 0 0 1 1 0 0 1 1 5 0 1 0 1 1 0 1 1 0 1 1 6 0 1 1 0 0 0 1 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 0 8 1 0 0 0 1 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 1 基于以上對各種芯片的原理及應(yīng)用的介紹，我們設(shè)計出搶答器局部電路圖如下列圖12所示。電路選用優(yōu)先編碼器 74LS148 和鎖存器 74LS279 來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時

34、譯碼顯示電路顯示編號顯示電路采用七段數(shù)碼顯示管；二是禁止其他選手按鍵，其按鍵操作無效。其工作原理是：當(dāng)開關(guān)S置于去除端時，RS觸發(fā)器的 、端均為0，4個觸發(fā)器的輸出置0，使74LS148的優(yōu)先編碼工作標(biāo)志端0，其處于工作狀態(tài)。當(dāng)開關(guān)S置于開始端時，搶答器處于等待工作狀態(tài)，當(dāng)有選手將搶答按鍵按下時如按下S5，74LS148的輸出經(jīng)RS鎖存后，CTR=1, =1,七段顯示電路74LS48處于工作狀態(tài)，4Q3Q2Q=101,經(jīng)譯碼顯示為“5。此外，CTR1，使74LS148的優(yōu)先編碼工作標(biāo)志端1，處于禁止工作狀態(tài)，封鎖其它按鍵的輸入。當(dāng)按鍵松開即按下時，此時由于CTR仍為1，使74LS148的優(yōu)先編

35、碼工作標(biāo)志端1，所以74LS148仍處于禁止?fàn)顟B(tài)，確保有第二次按鍵時信號不會輸入，保證了搶答者的優(yōu)先性。如有再次搶答需由主持人將開關(guān)S重新置于“去除位置，然后再進(jìn)行下一輪搶答。圖12 搶答局部電路圖 秒脈沖產(chǎn)生電路設(shè)計在本設(shè)計電路中，要進(jìn)行準(zhǔn)確計時，就必須為定時局部電路提供一個精確的輸入脈沖。為了使數(shù)碼顯示器上顯示的時間遞減周期與日常時間對應(yīng)，我們在此設(shè)計一個能夠產(chǎn)生周期為1.0秒的秒脈沖電路，作為定時局部電路的脈沖。為此，選用555定時器秒脈沖產(chǎn)生電路。集成定時器電路習(xí)慣上稱為555電路,這是因為內(nèi)部參考電壓使用了3個5K的電阻分壓,故取此名。555電路是一種數(shù)字和模擬混合型的中規(guī)模集成電路

36、,它能產(chǎn)生時間延遲和多種脈沖信號,應(yīng)用十分廣泛。555集成定時器是模擬功能和數(shù)字邏輯功能相結(jié)合的一種雙極型中規(guī)模集成器件。外加電阻、電容可以組成性能穩(wěn)定而精確的單穩(wěn)態(tài)電路 、多諧振蕩器、施密特觸發(fā)器等。圖13為555定時器內(nèi)部結(jié)構(gòu)的簡化原理圖，它由3個阻值為5k的電阻組成的分壓器、兩個電壓比擬器C1和C2、根本RS觸發(fā)器、放電管T以及緩沖器G組成。 圖13 555定時器內(nèi)部結(jié)構(gòu)簡化原理圖555定時器的邏輯功能可理解為：由輸入決定兩個比擬器的輸出從而決定RS觸發(fā)器的輸出。 當(dāng)復(fù)位端Rd為低電平時，不管其它輸入端的狀態(tài)如何，輸出VO為低電平。因此在正常工作時，應(yīng)將其接高電平。 當(dāng)輸入VI 1大于2

37、/3VCC時，VI 2大于1/3VCC時，比擬器C1輸出R為低電平，比擬器C2輸出S為高電平，根本RS觸發(fā)器被置0，放電三極管T導(dǎo)通，輸出端VO為低電平；當(dāng)輸入VI 1小于2/3VCC時，VI 2小于1/3VCC時，比擬器C1輸出高電平，C2輸出低電平，RS觸發(fā)器被置1，放電三極管T截止，輸出端VO為高電平；當(dāng)輸入VI 1小于2/3VCC時，VI 2大于1/3VCC時，根本RS觸發(fā)器R=1，S=1，觸發(fā)器狀態(tài)不變，電路亦保持原狀態(tài)不變。同時，給出555定時器的外引線排列圖 ： 圖14 555定時器引腳圖555定時器的功能表如下表所示：表1.5 555定時器功能表 觸發(fā) TH 閾值 復(fù)位 D 放

38、電端 OUT 輸出 H 導(dǎo)通 L H 原狀態(tài) H 截止 H L 導(dǎo)通 L 下面具體說明一下標(biāo)準(zhǔn)秒脈沖產(chǎn)生電路的原理。結(jié)合圖15，圖中電容C的放電時間和充電時間分別為 32 33于是從NE555的3端輸出的脈沖的頻率為 34結(jié)合我們的實際經(jīng)驗及考慮到元器件的本錢，我們選擇的電阻值為R1=15K，R2=68K，C=10uF，代入到上式中即得f1HZ，即秒脈沖。 圖15 標(biāo)準(zhǔn)秒脈沖產(chǎn)生電路 定時局部電路 節(jié)目主持人可根據(jù)搶答題的難易程度，來設(shè)定某一次搶答的時間。定時局部電路的原理及設(shè)計：該局部電路主要由555定時器秒脈沖產(chǎn)生電路、十進(jìn)制同步加減計數(shù)器74LS192減法計數(shù)電路、74LS48譯碼電路和

39、2個7段數(shù)碼管等相關(guān)電路組成。其中，兩塊74LS192實現(xiàn)減法計數(shù)，通過譯碼電路74LS48顯示到數(shù)碼管上，其時鐘信號由時鐘產(chǎn)生電路提供。十進(jìn)制同步可逆計數(shù)器74LS192的預(yù)置數(shù)控制端實現(xiàn)預(yù)置數(shù)，由節(jié)目主持人根據(jù)搶答題的難易程度，設(shè)定一次搶答的時間，通過預(yù)置時間電路對計數(shù)器進(jìn)行預(yù)置，計數(shù)器的時鐘脈沖由秒脈沖電路提供。按鍵彈起后，計數(shù)器開始減法計數(shù)工作，并將時間顯示在共陰極七段數(shù)碼顯示管DPY_7-SEG 上，當(dāng)有人搶答時，停止計數(shù)并顯示此時的倒計時時間；如果無人搶答，且倒計時時間到時，輸出低電平到時序控制電路，控制報警電路報警，同時以后選手搶答無效。 十進(jìn)制同步加減計數(shù)器74LS192計數(shù)器

40、是一個用以實現(xiàn)計數(shù)功能的時序邏輯部件，它不僅用來累計和記憶輸入脈沖的個數(shù)，還常用做數(shù)字系統(tǒng)的定時、分頻和執(zhí)行數(shù)字運算以及其他特定的邏輯功能。計數(shù)是數(shù)字系統(tǒng)中很重要的根本操作，集成計數(shù)器是最廣泛應(yīng)用的邏輯部件之一。計數(shù)器的種類較多。按構(gòu)成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分有：同步計數(shù)器和異步計數(shù)器；根據(jù)計數(shù)進(jìn)制的不同分為：二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器和任意進(jìn)制計數(shù)器 ；根據(jù)計數(shù)的增減趨勢，又分為：加法、減法和可逆計數(shù)器；還有可預(yù)置數(shù)和可編程功能計數(shù)器等。目前，TTL和CMOS集成計數(shù)器都有較齊全的品種。中規(guī)模集成計數(shù)器74LS192不僅是十進(jìn)制同步加減計數(shù)器，而且是一種可預(yù)置的BCD可逆

41、計數(shù)器。具有雙時鐘輸入，同時具備清零和置位等功能。74LS192是屬8421BCD碼，其引腳圖如圖16所示：圖16 芯片74LS192引腳圖其中，、置數(shù)并行數(shù)據(jù)輸入；、計數(shù)數(shù)據(jù)輸出；清零端；置數(shù)端；加法計數(shù)CP輸入；減法計數(shù)CP輸入；進(jìn)位輸出端；借位輸出端；它的功能真值表如表所示：表1. 6 74LS192功能真值表 1 0 0 0 0 0 0 0 1 1 加法計數(shù) 0 1 1 減法計數(shù) 0 1 1 1 保持 從表1.6可見： 是異步清零端，且高電平有效。 是并行置數(shù)端，低電平有效，且在有效。 和是兩個時鐘脈沖，當(dāng)=1，時鐘脈沖由端輸入，且時，74LS192處于加法計數(shù)狀態(tài)；當(dāng)=1，時鐘脈沖由

42、端輸入，且時，74LS192處于減法計數(shù)狀態(tài)；當(dāng)=1時，計數(shù)器處于保持狀態(tài)。 是進(jìn)位端，是借位端。 定時局部電路原理及設(shè)計七段數(shù)碼顯示譯碼器74LS48的原理及功能如第一局部設(shè)計搶答電路時所述。我們可以通過預(yù)置時間電路對計數(shù)器進(jìn)行預(yù)置，計數(shù)器的時鐘脈沖由秒脈沖電路提供。可預(yù)置時間電路的選用可由兩片十進(jìn)制同步加減計數(shù)器74LS192、譯碼器74LS48、七段數(shù)碼顯示管來進(jìn)行設(shè)計。根據(jù)上述原理，我們可以設(shè)計出定時局部電路圖如圖17所示：圖17 定時局部電路圖 報警電路設(shè)計由555定時器和三極管構(gòu)成的報警電路如圖18所示。其中NE555構(gòu)成多諧振蕩器，振蕩頻率為 1.43RI2R2C，其輸出信號經(jīng)三

43、極管推動揚聲器。PR為時序控制電路輸出的控制信號，當(dāng)PR為高電平時，多諧振蕩器工作；反之，電路停振。圖18 報警電路圖3.5 時序控制電路控制局部電路是本次設(shè)計的關(guān)鍵所在。有了搶答電路，有了脈沖產(chǎn)生電路，有了定時電路，有了報警電路，我們還需要一個能將以上各個電路連結(jié)起來發(fā)揮總體效應(yīng)的控制電路。結(jié)合本次設(shè)計，控制電路要實現(xiàn)以下幾個功能：首先，主持人將控制開關(guān)撥到開始位置時，搶答電路和定時電路進(jìn)入正常搶答工作狀態(tài)，并且揚聲器要有發(fā)聲提示。此時，對應(yīng)選手編號的顯示器上無顯示，而對應(yīng)定時電路局部的顯示器上那么顯示主持人設(shè)定的時間并要開始遞減；其次，當(dāng)任一選手或代表隊按動搶答按鈕時，揚聲器要發(fā)聲，并且搶

44、答電路和定時電路停止工作。此時，搶答局部電路的顯示器上顯示對應(yīng)選手或代表隊的編號，而定時局部電路的顯示器上那么是顯示選手按動按鈕即開始搶答的時間；另外，當(dāng)設(shè)定的搶答時間已經(jīng)結(jié)束卻無人搶答時，定時局部顯示器上顯示00，同時揚聲器自動報警，表示此次搶答無效。此時，主持人可通過置位按鈕將顯示器上數(shù)據(jù)設(shè)置為設(shè)定的數(shù)據(jù)。這局部的控制電路比擬簡單，可通過幾個門電路實現(xiàn)。另外就是對報警電路的控制，主要是對輸入脈沖的脈寬即脈沖周期亦即揚聲器的響聲持續(xù)時間進(jìn)行控制。在這里我們選用不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器74LS121。3.5.1 單穩(wěn)態(tài)觸發(fā)器74LS121單穩(wěn)態(tài)觸發(fā)器的輸出只有一個狀態(tài)是穩(wěn)定的。在外部觸發(fā)信號的

45、鼓勵下，電路的輸出立即翻轉(zhuǎn)為與穩(wěn)定狀態(tài)電平相反的暫態(tài)，持續(xù)一定的時間后電路自動地回到穩(wěn)態(tài)。假設(shè)單穩(wěn)態(tài)觸發(fā)器在暫態(tài)過程中不能響應(yīng)新的觸發(fā)脈沖，稱不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器，否那么稱可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器。當(dāng)觸發(fā)脈沖的間隔時間小于單穩(wěn)態(tài)觸發(fā)器的暫態(tài)時間時，不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器的輸出脈沖寬度仍然由電路的暫態(tài)時間決定，而可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器的暫態(tài)時間是從第一個觸發(fā)信號起至最后一個觸發(fā)脈沖止再持續(xù)一個固定電路暫態(tài)的時間，所以其輸出脈沖寬度可由觸發(fā)信號控制無限延長。 集成單穩(wěn)態(tài)觸發(fā)器的類型比擬多，常用的有TTL結(jié)構(gòu)的不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器74LS121和TTL可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器74LS123；有

46、CMOS結(jié)構(gòu)的可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器4528、4098等。集成單穩(wěn)態(tài)觸發(fā)器一般有多個觸發(fā)輸入端，可以根據(jù)觸發(fā)時序的要求控制各輸入端，選擇在信號的上升沿或下降沿觸發(fā)單穩(wěn)態(tài)觸發(fā)器。同時，集成單穩(wěn)觸發(fā)器內(nèi)部具有窄脈沖形成電路，所以對觸發(fā)脈沖的寬度沒有限制。 74LS121是典型的單穩(wěn)態(tài)觸發(fā)器芯片，用它可以直接產(chǎn)生寬度和幅度恒定的矩形脈沖，在實際中也有較廣泛的應(yīng)用。此觸發(fā)器在進(jìn)入暫穩(wěn)態(tài)期間，假設(shè)有觸發(fā)脈沖作用，電路的工作狀態(tài)不受其影響，只有當(dāng)電路的暫穩(wěn)態(tài)結(jié)束后，輸入觸發(fā)脈沖才會影響電路狀態(tài)。電路的輸出脈寬由R、C等參數(shù)決定。其引腳圖和邏輯符號如圖19(a)、(b)所示：圖 19 集成觸發(fā)器74LS1

47、21(a) 引腳圖； (b) 邏輯符號74LS121集成單穩(wěn)態(tài)觸發(fā)器有3個觸發(fā)輸入端，分別為A1、A2、B。其功能表如表所示：表 芯片74 LS121的功能表 輸入 輸出 狀態(tài)編碼 A1 A2 B Q /Q L d H L H d L H L H d d L L H H H d L H H H 暫態(tài)高電平 暫態(tài)低電平 1 H H 暫態(tài)高電平 暫態(tài)低電平 2 H 暫態(tài)高電平 暫態(tài)低電平 L d 暫態(tài)高電平 暫態(tài)低電平 時序控制電路原理及設(shè)計 搶答器時序控制電路是搶答器設(shè)計的關(guān)鍵，它要完成以下三項功能：主持人將控制開關(guān)撥到開始位置時，揚聲器發(fā)聲，搶答電路和定時電路進(jìn)入正常搶答工作狀態(tài)； 當(dāng)參賽選手

48、按動搶答按鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作；當(dāng)設(shè)定的搶答時間到，無人搶答時，揚聲器自動報警，表示此次搶答無效，同時搶答電路和定時電路停止工作。 圖20 時序控制電路根據(jù)上面的功能要求以及圖12，設(shè)計的時序控制電路如圖20所示。圖中，與門G1的作用是控制時鐘信號CP的放行與禁止，門G2的作用是控制74LS148的輸入使能端。圖15的工作原理是：當(dāng)主持人控制開關(guān)從“去除位置撥到“開始位置時，來自于圖12中的74LS279的輸出 1Q,即CTR=0，經(jīng)G3反相，輸出為1，那么NE555產(chǎn)生的時鐘信號CP能夠加到74LS192的時鐘輸入端圖中用CLCK表示接入到74LS192CPd端的信號

49、，定時電路進(jìn)行遞減計時。同時，當(dāng)定時時間未到時，那么“定時到信號為 1，門G2的輸出為0，使 74LS148處于正常工作狀態(tài)，從而實現(xiàn)功能的要求。中選手在定時時間內(nèi)按動搶答按鍵時，CTR1，經(jīng)G3反相，輸出為0，封鎖 CP信號，定時器處于保持工作狀態(tài)；同時，門G2的輸出為1，74LS148處于禁止工作狀態(tài)，從而實現(xiàn)功能的要求。當(dāng)定時時間到時，那么“定時到信號為0，=1，74LS148處于禁止工作狀態(tài)，禁止選手進(jìn)行搶答。同時，門G1處于關(guān)門狀態(tài)，封鎖時鐘CP信號，使定時電路保持00狀態(tài)不變，從而實現(xiàn)功能的要求。集成單穩(wěn)態(tài)觸發(fā)器74LS121用于控制報警電路及發(fā)聲的時間其功能表見表1.7,具體原理

50、如下：主要由555時鐘電路用于控制報警聲音頻率、蜂鳴器即相關(guān)的延時電路和控制電路組成。單穩(wěn)態(tài)觸發(fā)器74LS121通過信號、S控制報警與否和報警時間，555時鐘電路產(chǎn)生秒脈沖時鐘。在規(guī)定的時間內(nèi)有人搶答時，由1跳變到0，74LS121有狀態(tài)2見表1.7狀態(tài)編碼，即Q輸出暫態(tài)高電平，蜂鳴器連續(xù)發(fā)聲報警，持續(xù)時間為=1.0秒；如果在規(guī)定的時間內(nèi)無人搶答，由1跳變到0，74LS121有狀態(tài)1，Q輸出暫態(tài)高電平，蜂鳴器連續(xù)發(fā)聲，報警持續(xù)時間為。 到此時為止，我們的搶答局部電路，秒脈沖生成局部電路，定時局部電路，報警局部電路，控制局部電路都已設(shè)計完畢。4 總體電路的設(shè)計經(jīng)過以上分析，我們將各局部電路連接，

51、并加以適當(dāng)控制，即得到了八位定時搶答器的總體電路圖。如圖21所示： 其工作原理是：八位選手編號分別為0、1、2、3、4、5、6、7，其對應(yīng)按鈕分別為P0、P1、P2、P3、P4、P5、P6、P7；首先主持人根據(jù)題目的難易程度設(shè)置搶答時間，此設(shè)定可以通過調(diào)節(jié)輸入兩片十進(jìn)制同步加減計數(shù)器74LS192的、四個管腳的上下電平來進(jìn)行例如要設(shè)定時間為60s,就將十位的74LS192的、分別置位為0、1、1、0，而將個位的74LS192的、都置位為0。把主持人的控制開關(guān)設(shè)置為“去除位置，輸出端4Q1Q全部為低電平,由于74LS48的滅燈輸入端與鎖存器74LS279的1Q相接，于是74LS48的4端=0，顯

52、示器滅燈；74LS148的選通輸入端，即=0，74LS148處于工作狀態(tài)，此時鎖存電路不工作。然后把主持人的控制開關(guān)撥到“開始位置，優(yōu)先編碼電路和鎖存電路同時處于工作狀態(tài)，即搶答器處于等待工作狀態(tài)，給8路搶答器端口即輸入端給上低電平的輸入信號，如當(dāng)有選手將搶答按鍵按下時如按下，74LS148的輸出端=010， =0，經(jīng)RS鎖存器后，74LS279的輸出端1Q,即CTR=1， =1，74LS279處于工作狀態(tài)，輸出端4Q3Q2Q=101， =0，經(jīng)RS鎖存器后，輸出“5。此外，CTR=1，使74LS148仍處于禁止工作狀態(tài)，其它按鍵的輸入信號不會被接收，即實現(xiàn)了搶答功能；同時，由于74LS148

53、的端輸出高電平到集成單穩(wěn)態(tài)觸發(fā)器74LS121的輸入端，使其產(chǎn)生單個周期為S的脈沖，驅(qū)動報警電路發(fā)出聲響，即實現(xiàn)了發(fā)聲提示的功能時，74LS148的端輸出電平由高變低，與秒脈沖發(fā)生器產(chǎn)生的秒脈沖相與后輸出為0，使得無脈沖抵達(dá)十進(jìn)制同步可逆計數(shù)器74LS192的端。計數(shù)器停止工作，保持原來顯示不變，即實現(xiàn)了暫停減計數(shù)使其記錄搶答時間的功能；假設(shè)在定時局部計數(shù)器倒計時到00,還無選手按動按鈕的話，74LS192的借位輸出端輸出低電平到時序控制電路，使其產(chǎn)生周期為1.0S的脈沖刺激報警電路報警，同時以后選手搶答無效。中選手答復(fù)完問題后，主持人將開關(guān)置于“清零的位置，輸出低電平，輸出端4Q1Q全部為低

54、電平，于是74LS48的滅燈輸入端=0，搶答局部顯示器滅燈無顯示，實現(xiàn)了清零。即可以實現(xiàn)進(jìn)入下一輪的搶答。綜上可見，本次設(shè)計的智力搶答器實現(xiàn)了所有的預(yù)定功能，是一次成功的設(shè)計。圖21 整機(jī)電路原理圖5 設(shè)計方案的論證 本次設(shè)計結(jié)束，我們從以下幾個方面進(jìn)行論證：第一，經(jīng)濟(jì)性，第二，實用性；第三，設(shè)計意義。首先，從經(jīng)濟(jì)性方面來看，本次選取了眾多的74系列芯片，既有簡單的門電路，如7400與非門，7404非門和7411與門等等，也有復(fù)雜一點的中等規(guī)模集成電路，如74LS192十進(jìn)制同步加減計數(shù)器，74LS148優(yōu)先編碼器等。這些芯片與CD系列、MAX系列等等相比，在能滿足需要的同時，卻廉價許多。其次

55、，從實用性來看，本次設(shè)計完全起到了一個八人搶答器所應(yīng)具備的所有功能，同時做適當(dāng)處理后也可適用于八人以下的比賽。完全適用于學(xué)校、工廠以及電視臺等機(jī)構(gòu)舉辦的各種智力搶答競賽中。再次，從設(shè)計意義上來看，本次設(shè)計對于鍛煉我們的水平，提高我的動手能力有很大的作用。本次設(shè)計用到的74系列芯片大多數(shù)都在我們的數(shù)字電子技術(shù)一書中學(xué)到，增加了本次設(shè)計的趣味性與實用性，同時，對于穩(wěn)固我在課堂所學(xué)到的知識具有重要意義。6 結(jié)束語本次設(shè)計的電路主要由搶答局部電路，定時局部電路及控制報警局部電路組成?？刂凭植侩娐肥潜敬卧O(shè)計的關(guān)鍵所在。設(shè)計主要是用74系列集成芯片來完成的，本錢較低，穩(wěn)定可靠，適用于大規(guī)模生產(chǎn)。搶答器適用

56、于各類知識競賽、文娛綜藝節(jié)目，尤其是在電視上的各種知識競賽，除了可以把各搶答組號、違例組號、搶答規(guī)定時限、答題時間倒計時/正計時在儀器面板上顯示外，還可外接大屏幕顯示屏顯示給賽場與觀眾，活潑現(xiàn)場氣氛，便于監(jiān)督，公平競爭；有的搶答器功能還被用在電腦游戲的搶占上，誰快誰就有獎；有的小型搶答器還可用來訓(xùn)練小孩的反響能力。我們的設(shè)計主要基于74系列集成芯片來完成，在焊接的過程中由于芯片的引腳過多，布線工作不是很方便。有時候還因為某一根線沒有焊牢，造成電路不穩(wěn)定，這些都是有待改良的。我們的想法是根據(jù)單片機(jī)原理及相關(guān)知識，基于單片機(jī)，使用可編程邏輯器件來實現(xiàn)智力搶答器的設(shè)計，使電路的設(shè)計更加簡單可靠，性能

57、優(yōu)越?！緟⒖嘉墨I(xiàn)】1 王M.第三版.北京：高等教育出版社，1999.2 江曉安，董秀蜂，楊頌華.數(shù)字電子技術(shù)M西安：西安電子科技大學(xué)出版社，2004.3 李燕，宋芳.多路搶答器設(shè)計J.湘潭師范學(xué)院學(xué)報,2004,16(2).4 M.北京：人民郵電出版社，1982.5 王文峰.數(shù)碼顯示八路搶答器的設(shè)計J.井岡山師范學(xué)院學(xué)報，2000，5.6 楊嘵輝，張彤，姜俊海.智能搶答器的設(shè)計與制作J.長春大學(xué)學(xué)報，2000，6.7 康華光.電子技術(shù)根底數(shù)字局部M.第四版.北京：高等教育出版社，2000.8 根本原理.設(shè)計技術(shù).應(yīng)用實例M.北京：學(xué)苑出版社，1990.9 潘永雄.電子線路CAD實用教程M. 第

58、三版. 西安：西安電子科技大學(xué)出版社，2003.10 趙明富，梁云杰，楊國合.智利競賽搶答電路設(shè)計J.河南職技師院學(xué)報，2000，4.11 劉開緒.數(shù)字式搶答器的設(shè)計與實現(xiàn)J.電子工程師，2005，9.12 李海. 74系列芯片手冊M. 重慶：重慶大學(xué)出版社，1999.13 歐陽星明.數(shù)字邏輯M，武漢：華中科技大學(xué)出版社，2002. 14 張志銳，鄒延引.數(shù)字電路設(shè)計與實用電路M.廣州：華南理工大學(xué)出版社，1988. 15 王港元.電子技能根底M.成都：成都科技大學(xué)出版社，1999. 16 M.西安：西安電子科技大學(xué)出版社，2000.謝 辭緊張的畢業(yè)設(shè)計就要結(jié)束了，大學(xué)四年的生活也到了尾聲。此

59、時此刻感慨萬千，特別感謝指導(dǎo)教師張小娟老師在畢業(yè)設(shè)計中對我的幫助和精心指導(dǎo)，從剛開始的畢業(yè)設(shè)計開題報告指導(dǎo)，到完成任務(wù)書，直至畢業(yè)設(shè)計的順利完成，無不滲透著張老師細(xì)心、耐心、詳細(xì)的指導(dǎo)。還要感謝在我的畢業(yè)設(shè)計完成之際胡皓老師不辭辛勞地批改指正。在此，對以上老師付出的辛勞表示我由衷地感謝。同時感謝在我的畢業(yè)設(shè)計過程中對我莫大鼓勵與幫助的同學(xué)。此外，感謝電子電氣工程系領(lǐng)導(dǎo)對畢業(yè)設(shè)計的指導(dǎo)、催促和指導(dǎo)，感謝學(xué)校圖書館圖書閱覽室及電子閱覽室提供的查閱資料的時機(jī)。在設(shè)計的過程中，我學(xué)習(xí)和參考了一些相關(guān)的教材和資料，使我受益匪淺，特向其作者表示謝意。由于自己水平有限，加之時間倉促，缺點和錯誤在所難免，敬請

60、老師和同學(xué)不吝指正。寶雞文理學(xué)院本科畢業(yè)設(shè)計任務(wù)書課題條件：1 熟悉數(shù)字電路，模擬電路的相關(guān)知識。2 熟悉電路，電子線路CAD的相關(guān)知識。3 能夠使用Protel99SE軟件繪制相關(guān)電路原理圖。4 能夠熟練使用計算機(jī)以及相關(guān)軟件。畢業(yè)設(shè)計主要內(nèi)容：本課題題目為?智力搶答器系統(tǒng)設(shè)計?，要求學(xué)生利用已學(xué)的數(shù)字電路知識、模擬電路知識及電子線路CAD等專業(yè)課知識設(shè)計數(shù)碼顯示的八路搶答器。要求該搶答器除具有自動鎖存，置位，清零等根本的搶答功能外；還必須具有定時控制；計時準(zhǔn)確，以數(shù)字形式顯示時間；具有報警作用等擴(kuò)展功能。最后設(shè)計出整體電路框圖，對各局部工作原理掌握清楚，應(yīng)用得當(dāng)。注：課題性質(zhì)分為理論型實踐