《微電子學(xué)概論》-ch集成電路制造工藝

1、 下一頁下一頁上一頁上一頁集成電路制造工藝集成電路制造工藝 下一頁下一頁上一頁上一頁制造業(yè)制造業(yè)芯片制造過程芯片制造過程由氧化、淀積、離子注入或蒸由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層發(fā)形成新的薄膜或膜層曝曝 光光刻刻 蝕蝕硅片硅片測試和封裝測試和封裝用掩膜版用掩膜版重復(fù)重復(fù)20-30次次 下一頁下一頁上一頁上一頁有源器件有源器件制備在同一襯底上，相互隔離制備在同一襯底上，相互隔離（二極管、雙極晶體管、（二極管、雙極晶體管、MOSFET）無源器件（電阻、電容等）無源器件（電阻、電容等）互連引線互連引線 P N+ N+AlAlPP 下一頁下一頁上一頁上一頁集成電路設(shè)計與制造的主要流程框架

2、設(shè)計設(shè)計芯片檢測芯片檢測單晶、外單晶、外延材料延材料掩膜版掩膜版芯片制芯片制造過程造過程封裝封裝測試測試 系統(tǒng)需求系統(tǒng)需求 下一頁下一頁上一頁上一頁集成電路的設(shè)計過程：集成電路的設(shè)計過程： 設(shè)計創(chuàng)意設(shè)計創(chuàng)意 + + 仿真驗證仿真驗證是是功能要求功能要求行為設(shè)計（行為設(shè)計（VHDL）行為仿真行為仿真綜合、優(yōu)化綜合、優(yōu)化網(wǎng)表網(wǎng)表時序仿真時序仿真布局布線布局布線版圖版圖后仿真后仿真否否是是否否否否是是設(shè)計業(yè)設(shè)計業(yè) 下一頁下一頁上一頁上一頁集成電路芯片的顯微照片集成電路芯片的顯微照片 下一頁下一頁上一頁上一頁雙極工藝雙極工藝 雙極集成電路雙極集成電路 CMOS工藝工藝 CMOS集成電路集成電路集成電路

3、工藝 下一頁下一頁上一頁上一頁NPNNPN晶體管晶體管 下一頁下一頁上一頁上一頁N N溝道溝道MOSMOS晶體管晶體管 下一頁下一頁上一頁上一頁CMOS集成電路集成電路(互補(bǔ)型互補(bǔ)型MOS集成電路集成電路)：目前應(yīng)用最為廣泛的一種集成電路，約占目前應(yīng)用最為廣泛的一種集成電路，約占集成電路總數(shù)的集成電路總數(shù)的95%以上。以上。 下一頁下一頁上一頁上一頁集成電路制造工藝前工序：（重點）前工序：（重點） 形成半導(dǎo)體器件的核心部分，管芯。后工序：后工序： 封裝，測試等。輔助工序：輔助工序： 超靜衛(wèi)生環(huán)境，高純水氣設(shè)備，掩膜版的制備和材料準(zhǔn)備等。 下一頁下一頁上一頁上一頁集成電路制造工藝集成電路制造工藝

4、v圖形轉(zhuǎn)換技術(shù)：圖形轉(zhuǎn)換技術(shù)：將設(shè)計在掩膜版將設(shè)計在掩膜版( (類似于照相底類似于照相底片片) )上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上v摻雜技術(shù)：摻雜技術(shù)：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等需要的位置上，形成晶體管、接觸等v薄膜制備技術(shù)：薄膜制備技術(shù)：制作各種材料的薄膜制作各種材料的薄膜v隔離技術(shù)隔離技術(shù)v封裝技術(shù)封裝技術(shù) 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁wafermask光源 下一頁下一頁上一頁上一頁v光刻膠、掩膜版光刻膠、掩膜版光刻膠又叫光致抗蝕劑，它是由光敏化合物、光刻膠又叫光致抗蝕劑，它

5、是由光敏化合物、基體樹脂和有機(jī)溶劑等混合而成的膠狀液體?；w樹脂和有機(jī)溶劑等混合而成的膠狀液體。光刻膠受到特定波長光線的作用后，導(dǎo)致其化光刻膠受到特定波長光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變。的溶解特性改變。v正膠：正膠：曝光后可溶，分辨率高曝光后可溶，分辨率高v負(fù)膠：負(fù)膠：曝光后可溶，分辨率差，適于加工曝光后可溶，分辨率差，適于加工線寬線寬3 3 m m的線條的線條Mask 掩膜版掩膜版 - defines the patternLithography 光刻光刻- to pattern silicon dioxi

6、dePhotoresist 光光刻膠刻膠 - acid-resistant material before UV-light, but soluble after 下一頁下一頁上一頁上一頁正膠：曝光正膠：曝光后可溶后可溶負(fù)膠：曝光負(fù)膠：曝光后不可后不可溶溶 下一頁下一頁上一頁上一頁光刻的主要步驟光刻的主要步驟涂膠涂膠在潔凈干燥的硅片表面均勻涂一層光刻膠在潔凈干燥的硅片表面均勻涂一層光刻膠方法：膠滴在硅片上，硅片高速旋轉(zhuǎn)方法：膠滴在硅片上，硅片高速旋轉(zhuǎn)前烘前烘使光刻膠中的溶劑揮發(fā)，膠層成為固態(tài)的使光刻膠中的溶劑揮發(fā)，膠層成為固態(tài)的薄膜，附著力增加；從而使曝光和未曝光薄膜，附著力增加；從而使曝光和

7、未曝光的部分選擇性好。的部分選擇性好。方法：熱墊板等。方法：熱墊板等。 下一頁下一頁上一頁上一頁曝光曝光受光照射的光刻膠發(fā)生光化學(xué)反應(yīng)。受光照射的光刻膠發(fā)生光化學(xué)反應(yīng)。確定圖案的形狀和尺寸；掩膜版確定圖案的形狀和尺寸；掩膜版顯影顯影已曝光的芯片侵入顯影液中，通過溶解部分光已曝光的芯片侵入顯影液中，通過溶解部分光刻膠的方法，使膠膜中的潛影顯出?？棠z的方法，使膠膜中的潛影顯出。后烘（堅膜）后烘（堅膜）使顯影后的圖形牢固粘附在硅片上。使顯影后的圖形牢固粘附在硅片上。方法：熱墊板等。方法：熱墊板等。 下一頁下一頁上一頁上一頁接觸式光刻：接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。分辨率

8、較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式光刻：接近式光刻：在硅片和掩膜版之間有一個很小的間隙在硅片和掩膜版之間有一個很小的間隙(10(102525 m)m)，可，可以大大減小掩膜版的損傷，分辨率較低。以大大減小掩膜版的損傷，分辨率較低。投影式光刻：投影式光刻：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式。光方法，目前用的最多的曝光方式。幾種常見的光刻方法幾種常見的光刻方法 下一頁下一頁上一頁上一頁v甚遠(yuǎn)紫外線甚遠(yuǎn)紫外線(EUV)(EUV)v電子束光刻電子束光刻(EBL, Electron Beam Lit

9、hography) vX X射線射線v離子束光刻離子束光刻光刻錄像 下一頁下一頁上一頁上一頁目的：目的： 通過光刻的方法在光刻膠上得到的圖形通過光刻的方法在光刻膠上得到的圖形是臨時圖形，必須將光刻膠上的圖形轉(zhuǎn)移是臨時圖形，必須將光刻膠上的圖形轉(zhuǎn)移到硅片上，即將未被光刻膠掩蔽的部分通到硅片上，即將未被光刻膠掩蔽的部分通過選擇性腐蝕去掉，從而得到集成電路真過選擇性腐蝕去掉，從而得到集成電路真正的圖形。正的圖形。 下一頁下一頁上一頁上一頁刻蝕技術(shù)v濕法刻蝕：濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法化學(xué)反應(yīng)進(jìn)行刻蝕的方法 關(guān)鍵：關(guān)鍵：選擇性。選擇性。v干法刻

10、蝕：干法刻蝕：主要指利用低壓放電產(chǎn)生的等主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基離子體中的離子或游離基( (處于激發(fā)態(tài)的分處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等子、原子及各種原子基團(tuán)等) )與材料發(fā)生化與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的的目的 關(guān)鍵：關(guān)鍵：對圖形的控制性。對圖形的控制性。 下一頁下一頁上一頁上一頁v濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕用：磨片、拋光、清洗、腐蝕v優(yōu)點是選擇性好、重復(fù)性好、生產(chǎn)效率高、優(yōu)點是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡單、成本低設(shè)

11、備簡單、成本低v缺點是鉆蝕嚴(yán)重、對圖形的控制性較差缺點是鉆蝕嚴(yán)重、對圖形的控制性較差刻蝕技術(shù)：濕法刻蝕刻蝕技術(shù)：濕法刻蝕濕法化學(xué)刻蝕，一般都是濕法化學(xué)刻蝕，一般都是各向同性，橫向和縱向的各向同性，橫向和縱向的刻蝕速度相同，因此，濕刻蝕速度相同，因此，濕法刻蝕得到的圖形的橫向法刻蝕得到的圖形的橫向鉆蝕比較嚴(yán)重。鉆蝕比較嚴(yán)重。 下一頁下一頁上一頁上一頁為了適應(yīng)集成電路特征尺寸的減小為了適應(yīng)集成電路特征尺寸的減小提高刻蝕的各向異性。提高刻蝕的各向異性?？涛g技術(shù)：干法刻蝕刻蝕技術(shù)：干法刻蝕 下一頁下一頁上一頁上一頁v濺射與離子束銑蝕濺射與離子束銑蝕(Sputtering and Ion Beam (S

12、puttering and Ion Beam Milling)Milling)：通過高能惰性氣體離子的物理轟擊作用刻通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差蝕，各向異性性好，但選擇性較差v等離子刻蝕等離子刻蝕(Plasma Etching)(Plasma Etching)：利用放電產(chǎn)生的利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。選擇性好、對襯底損傷較小，但各向異性較差選擇性好、對襯底損傷較小，但各向異性較差v反應(yīng)離子刻蝕反應(yīng)離子刻蝕(Reactive Ion Etching(Reactive Ion

13、Etching，RIE)RIE)：通過活性離子對襯底的物理轟擊和化學(xué)反應(yīng)雙重作用通過活性離子對襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。目前，兼有各向異性和選擇性好的優(yōu)點。目前，RIERIE已成為已成為VLSIVLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)工藝中應(yīng)用最廣泛的主流刻蝕技術(shù) 下一頁下一頁上一頁上一頁干法刻蝕干法刻蝕 VS. VS. 濕法刻蝕濕法刻蝕 下一頁下一頁上一頁上一頁Thin Oxide & Polysilicon GateDeposit a layer of th

14、in oxide Pattern the poly gate Deposit the Poly (by CVD (Chemical Vapor Deposition)Example： 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁摻雜技術(shù)摻雜技術(shù)v摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PNPN結(jié)、電阻、歐姆接觸結(jié)、電阻、歐姆接觸v磷磷(P)(P)、砷、砷(As) (As) N N型硅型硅v硼硼(B) (B) P P型硅型硅P摻雜摻雜 下一頁下一頁上一頁上一頁電阻電阻 下一頁下一頁上一頁

15、上一頁 P N+ N+AlAlPPMOSFET 下一頁下一頁上一頁上一頁v雜質(zhì)濃度和分布：影響器件的閾值電壓、器雜質(zhì)濃度和分布：影響器件的閾值電壓、器件的電流電壓特性、擊穿電壓等件的電流電壓特性、擊穿電壓等 雜質(zhì)濃度：雜質(zhì)濃度：cmcm-3-3 雜質(zhì)分布：結(jié)深雜質(zhì)分布：結(jié)深v摻雜技術(shù)摻雜技術(shù)擴(kuò)散（結(jié)較深、線條較粗）擴(kuò)散（結(jié)較深、線條較粗）離子注入（淺結(jié)、細(xì)線條）離子注入（淺結(jié)、細(xì)線條）N P N+ N+AlAl結(jié)深結(jié)深 下一頁下一頁上一頁上一頁摻雜技術(shù)：擴(kuò)散擴(kuò)散v替位式擴(kuò)散：替位式擴(kuò)散：、族元素族元素雜質(zhì)原子邊有空位，雜質(zhì)本身有足雜質(zhì)原子邊有空位，雜質(zhì)本身有足夠能量克服晶格勢壘夠能量克服晶格勢

16、壘 一般要在很高的溫度一般要在很高的溫度(950(9501280)1280)下進(jìn)行下進(jìn)行v間隙式擴(kuò)散：間隙間隙式擴(kuò)散：間隙NaNa、K K、FeFe、CuCu、Au Au 等元素等元素擴(kuò)散系數(shù)要比替位式擴(kuò)散大擴(kuò)散系數(shù)要比替位式擴(kuò)散大6 67 7個個數(shù)量級，擴(kuò)散溫度較低數(shù)量級，擴(kuò)散溫度較低硅原子硅原子空位空位 下一頁下一頁上一頁上一頁v選區(qū)擴(kuò)散選區(qū)擴(kuò)散不能用光刻膠作掩蔽不能用光刻膠作掩蔽磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可利用氧化層作為雜小于在硅中的擴(kuò)散系數(shù)，可利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層質(zhì)擴(kuò)散的掩蔽層 下一頁下一頁上一頁上一

17、頁對小尺寸器件對小尺寸器件的影響的影響選區(qū)擴(kuò)散：選區(qū)擴(kuò)散：雜質(zhì)橫向擴(kuò)散雜質(zhì)橫向擴(kuò)散 下一頁下一頁上一頁上一頁擴(kuò)散系統(tǒng)結(jié)構(gòu)圖擴(kuò)散系統(tǒng)結(jié)構(gòu)圖 下一頁下一頁上一頁上一頁固態(tài)源擴(kuò)散：固態(tài)源擴(kuò)散：如如B2O3、P2O5、BN等等 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁擴(kuò)散視頻 下一頁下一頁上一頁上一頁v離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目數(shù)目( (劑量劑量) )決定決定 摻雜

18、的均勻性好摻雜的均勻性好溫度低：小于溫度低：小于600600可以精確控制雜質(zhì)分布可以精確控制雜質(zhì)分布可以注入各種各樣的元素可以注入各種各樣的元素橫向擴(kuò)展比擴(kuò)散要小得多。橫向擴(kuò)展比擴(kuò)散要小得多?？梢詫衔锇雽?dǎo)體進(jìn)行摻雜可以對化合物半導(dǎo)體進(jìn)行摻雜PB 下一頁下一頁上一頁上一頁離子注入系統(tǒng)的原理示意圖離子注入系統(tǒng)的原理示意圖 下一頁下一頁上一頁上一頁v注入時，表面有氧化層等薄膜,做掩蔽層。N 襯底襯底P 阱阱 下一頁下一頁上一頁上一頁光刻膠光刻膠有效掩蔽層有效掩蔽層不有效掩蔽層不有效掩蔽層v 離子注入的特點 摻雜純度不受雜質(zhì)源純度的影響 可以精確控制注入雜質(zhì)的數(shù)目：劑量和能量可以注入各種各樣的元素

19、溫度低：小于600，二氧化硅、氮化硅、光刻膠、鋁作為掩蔽層橫向擴(kuò)展比擴(kuò)散要小得多：幾乎垂直射入可以對化合物半導(dǎo)體進(jìn)行摻雜 下一頁下一頁上一頁上一頁離子注入到無定形靶中的高斯分布情況離子注入到無定形靶中的高斯分布情況雜雜質(zhì)質(zhì)分分布布的的峰峰值值濃濃度度：標(biāo)準(zhǔn)方差，：標(biāo)準(zhǔn)方差，雜質(zhì)分布的散開程度雜質(zhì)分布的散開程度 下一頁下一頁上一頁上一頁擴(kuò)散擴(kuò)散 VS. VS. 離子注入離子注入 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁鏈接鏈接：硅柵硅柵MOSMOS結(jié)構(gòu)和自對準(zhǔn)技結(jié)構(gòu)和自對準(zhǔn)技術(shù)術(shù)問題的提出：問題的提出： P N+ N+ Al P N+ N+鋁柵鋁柵MOSMOS結(jié)構(gòu)結(jié)構(gòu)Al溝道無法和源漏

20、連上溝道無法和源漏連上柵氧化層?xùn)叛趸瘜樱?考慮到光刻的對準(zhǔn)誤差，要求柵氧化層和柵金屬電極均考慮到光刻的對準(zhǔn)誤差，要求柵氧化層和柵金屬電極均要與源漏有要與源漏有部分交疊部分交疊。寄生電容寄生電容 下一頁下一頁上一頁上一頁解決方法：硅柵自對準(zhǔn)離子注入 采用多晶硅作為柵電極材料，在形成源漏區(qū)進(jìn)行擴(kuò)散或離子注入時柵材料起到掩膜的作用，自動地保證了柵金屬與源漏區(qū)對準(zhǔn)問題，此技術(shù)稱為自自對準(zhǔn)工藝對準(zhǔn)工藝 下一頁下一頁上一頁上一頁v對晶格的影響離子與原子核碰撞級聯(lián)碰撞晶格損傷離子離子損傷區(qū)損傷區(qū) 下一頁下一頁上一頁上一頁退 火v退火：退火：也叫熱處理，集成電路工藝中所有也叫熱處理，集成電路工藝中所有的在氮氣

21、等不活潑氣氛中進(jìn)行的熱處理過的在氮氣等不活潑氣氛中進(jìn)行的熱處理過程都可以稱為退火。程都可以稱為退火。激活雜質(zhì)：使不在晶格位置上的離子運動到激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用子，起到雜質(zhì)的作用消除損傷消除損傷v退火方式退火方式：爐退火爐退火快速退火：脈沖激光法、掃描電子束等快速退火：脈沖激光法、掃描電子束等離子注入視頻離子注入視頻 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁薄膜制備：氧化工藝氧化工藝v目的：在硅及其他襯底上制備目的：在硅及其他襯底上制備SiOSiO2 2層層vSiOSiO2

22、2是一種十分理想的電絕緣材料，是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)只與氫氟酸發(fā)生化學(xué)反應(yīng)硅襯底硅襯底SiO2 下一頁下一頁上一頁上一頁氧化硅層的主要作用氧化硅層的主要作用v在在MOSMOS電路中作為電路中作為MOSMOS器件的絕緣柵介質(zhì)，器件器件的絕緣柵介質(zhì)，器件的組成部分的組成部分v擴(kuò)散時的掩蔽層，離子注入的擴(kuò)散時的掩蔽層，離子注入的( (有時與光刻膠、有時與光刻膠、SiSi3 3N N4 4層一起使用層一起使用) )阻擋層阻擋層v作為集成電路的隔離和絕緣介質(zhì)材料作為集成電路的隔離和絕緣介質(zhì)材料v作為電容器的絕緣介質(zhì)材

23、料作為電容器的絕緣介質(zhì)材料v作為多層金屬互連層之間的作為多層金屬互連層之間的介質(zhì)材料介質(zhì)材料v作為對器件和電路進(jìn)行鈍化作為對器件和電路進(jìn)行鈍化的鈍化層材料的鈍化層材料 下一頁下一頁上一頁上一頁SiOSiO2 2的制備方法的制備方法v熱氧化法：柵氧化層、場氧化層熱氧化法：柵氧化層、場氧化層干氧氧化：干氧氧化：水蒸汽氧化：水蒸汽氧化：濕氧氧化：濕氧氧化：干氧濕氧干氧干氧濕氧干氧( (簡稱干濕干簡稱干濕干) )氧化法氧化法氫氧合成氧化氫氧合成氧化v化學(xué)氣相淀積法：化學(xué)氣相淀積法：金屬化的介質(zhì)層和擴(kuò)散掩蔽層等。金屬化的介質(zhì)層和擴(kuò)散掩蔽層等。高溫下，直接通入氧氣。結(jié)構(gòu)致密，均勻性、重復(fù)性好、對雜質(zhì)擴(kuò)散的

24、掩蔽能力強(qiáng)、鈍化效果好， 與光刻膠附著好與高溫水蒸氣發(fā)生反應(yīng)，氧化速度快，結(jié)構(gòu)疏松，含水量大，掩蔽能力差氧化劑包含氧氣和水汽，光刻膠的附著性不是很好。將高純度的氧氣和氫氣通入氧化爐中，反應(yīng)生成水，并汽化。 下一頁下一頁上一頁上一頁進(jìn)行干氧和濕氧氧化的氧化爐示意圖進(jìn)行干氧和濕氧氧化的氧化爐示意圖 下一頁下一頁上一頁上一頁 隨著隨著VLSIVLSI集成度的提高，集成度的提高，MOSMOS器件的柵氧器件的柵氧化層厚度也隨之減小。化層厚度也隨之減小。超薄柵氧化層質(zhì)量的保證超薄柵氧化層質(zhì)量的保證 氧化層越薄，漏電和柵氧擊穿問題越嚴(yán)重。氧化層越薄，漏電和柵氧擊穿問題越嚴(yán)重。高介電常數(shù)（高介電常數(shù)（High

25、HighK K）柵材料的開發(fā)）柵材料的開發(fā) 柵極漏電隨著柵氧厚度的減少而指數(shù)增加，需柵極漏電隨著柵氧厚度的減少而指數(shù)增加，需采用高介電常數(shù)的柵材料。采用高介電常數(shù)的柵材料。低介電常數(shù)（低介電常數(shù)（LowLowK K）柵材料的開發(fā)）柵材料的開發(fā) 用作布線金屬層之間的絕緣介質(zhì)材料，減小布用作布線金屬層之間的絕緣介質(zhì)材料，減小布線電容。線電容。 下一頁下一頁上一頁上一頁v化學(xué)汽相淀積化學(xué)汽相淀積(Chemical Vapor Deposition)(Chemical Vapor Deposition)： 將反應(yīng)劑蒸氣引入反應(yīng)室，通過氣態(tài)物質(zhì)的化學(xué)反將反應(yīng)劑蒸氣引入反應(yīng)室，通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底

26、上淀積一層薄膜材料的過程應(yīng)在襯底上淀積一層薄膜材料的過程四乙氧基硅烷四乙氧基硅烷硅烷熱分解硅烷熱分解 下一頁下一頁上一頁上一頁化學(xué)汽相淀積(CVD)分類v常壓化學(xué)汽相淀積(APCVD)v低壓化學(xué)汽相淀積(LPCVD)：均勻性好，臺階覆蓋性好。v等離子增強(qiáng)化學(xué)汽相淀積(PECVD)：增加射頻等離子能力，淀積溫度低。 下一頁下一頁上一頁上一頁APCVD反應(yīng)器的結(jié)構(gòu)示意圖反應(yīng)器的結(jié)構(gòu)示意圖 下一頁下一頁上一頁上一頁 LPCVD反應(yīng)器的結(jié)構(gòu)示意圖反應(yīng)器的結(jié)構(gòu)示意圖 下一頁下一頁上一頁上一頁平行板型平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖反應(yīng)器的結(jié)構(gòu)示意圖 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁

27、化學(xué)汽相淀積(CVD)應(yīng)用v單晶硅的化學(xué)汽相淀積單晶硅的化學(xué)汽相淀積( (外延外延) )：一般地，將在一般地，將在單晶襯底上生長單晶材料的工藝叫做外延，生單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片長有外延層的晶體片叫做外延片v二氧化硅的化學(xué)汽相淀積：二氧化硅的化學(xué)汽相淀積：可以作為金屬化時可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源用作擴(kuò)散源 低溫低溫CVDCVD氧化層：低于氧化層：低于500500中等溫度淀積：中等溫度淀積：5

28、00500800800高溫淀積：高溫淀積：900900左右左右 下一頁下一頁上一頁上一頁v多晶硅的化學(xué)汽相淀積：多晶硅的化學(xué)汽相淀積：利用多晶硅替代利用多晶硅替代金屬鋁作為金屬鋁作為MOSMOS器件的柵極是器件的柵極是MOSMOS集成電路集成電路技術(shù)的重大突破之一，它比利用金屬鋁作技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的為柵極的MOSMOS器件性能得到很大提高，而且器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準(zhǔn)源漏區(qū)自對準(zhǔn)離子注入，離子注入，使使MOSMOS集成電路的集成度得到很集成電路的集成度得到很大提高。大提高?；瘜W(xué)汽相淀積化學(xué)汽相淀積(CVD)

29、(CVD)應(yīng)用應(yīng)用 下一頁下一頁上一頁上一頁 由于氮化硅氧化速率極低：局域氧化的掩蔽阻擋層。由于氮化硅氧化速率極低：局域氧化的掩蔽阻擋層。 對水和鈉離子在氮化硅中的擴(kuò)散系數(shù)很?。衡g化層。對水和鈉離子在氮化硅中的擴(kuò)散系數(shù)很?。衡g化層。 由于氮化硅膜介電常數(shù)大，所以可用于電容介質(zhì)由于氮化硅膜介電常數(shù)大，所以可用于電容介質(zhì)。 下一頁下一頁上一頁上一頁物理氣相淀積(PVD)v利用物理過程實現(xiàn)物質(zhì)轉(zhuǎn)移，原子或分子有利用物理過程實現(xiàn)物質(zhì)轉(zhuǎn)移，原子或分子有源轉(zhuǎn)移到襯底表面，淀積成薄膜。源轉(zhuǎn)移到襯底表面，淀積成薄膜。v作用：作用：淀積金屬薄膜，形成歐姆接觸，實現(xiàn)接觸和互淀積金屬薄膜，形成歐姆接觸，實現(xiàn)接觸和互

30、連，連，Al連線。連線。淀積其他薄膜，包括化合物薄膜。淀積其他薄膜，包括化合物薄膜。v蒸發(fā)、濺射蒸發(fā)、濺射 下一頁下一頁上一頁上一頁蒸蒸發(fā)發(fā)原原理理圖圖 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁應(yīng)用：應(yīng)用：接觸和互連接觸和互連接觸：自對準(zhǔn)多晶硅接觸：自對準(zhǔn)多晶硅/ /硅化物結(jié)構(gòu)（硅化物結(jié)構(gòu)（salicidesalicide） 互連：多層互連、銅互連銅互連技術(shù)（二次互連：多層互連、銅互連銅互連技術(shù)（二次鑲嵌技術(shù)）鑲嵌技術(shù)） 下一頁下一頁上一頁上一頁 當(dāng)金屬作為電極從半導(dǎo)體中引出電流時，希當(dāng)金屬作為電極從半導(dǎo)體中引出電流時，希望載流子在進(jìn)出半導(dǎo)體時少受阻力。望載

31、流子在進(jìn)出半導(dǎo)體時少受阻力。形成良好的歐姆接觸。形成良好的歐姆接觸。金屬和半導(dǎo)體接觸金屬和半導(dǎo)體接觸 下一頁下一頁上一頁上一頁金屬和輕摻雜半導(dǎo)體接觸金屬和輕摻雜半導(dǎo)體接觸 下一頁下一頁上一頁上一頁互連金屬化材料的要求：互連金屬化材料的要求：導(dǎo)電性能好，引起的損耗小。導(dǎo)電性能好，引起的損耗小。與半導(dǎo)體之間有良好的接觸特性與半導(dǎo)體之間有良好的接觸特性性能穩(wěn)定：金屬化材料不和硅發(fā)生反應(yīng)。性能穩(wěn)定：金屬化材料不和硅發(fā)生反應(yīng)。臺階覆蓋性能好：防止臺階處金屬化層變臺階覆蓋性能好：防止臺階處金屬化層變薄甚至出現(xiàn)斷條情況。薄甚至出現(xiàn)斷條情況。工藝相容：不改變已有器件的特性。工藝相容：不改變已有器件的特性。 下

32、一頁下一頁上一頁上一頁常用的金屬化和互連材料常用的金屬化和互連材料鋁：鋁：電遷移現(xiàn)象、鋁硅互溶問題。電遷移現(xiàn)象、鋁硅互溶問題。鋁硅合金：鋁硅合金：減少鋁硅互溶。減少鋁硅互溶。鋁銅合金：鋁銅合金：抑制電遷移。抑制電遷移。重?fù)诫s多晶硅重?fù)诫s多晶硅 2020世紀(jì)世紀(jì)7070年代初，年代初，MOSMOS集成電路中，開始用重?fù)郊呻娐分?，開始用重?fù)诫s多晶硅薄膜代替金屬鋁作為柵極材料并形成互連。雜多晶硅薄膜代替金屬鋁作為柵極材料并形成互連。 下一頁下一頁上一頁上一頁難熔金屬硅化物難熔金屬硅化物 由于多晶硅電阻率較高，當(dāng)由于多晶硅電阻率較高，當(dāng)ICIC工藝達(dá)到工藝達(dá)到1um1um以下時，以下時，多晶硅互連線

33、已成為限制多晶硅互連線已成為限制ICIC速度提高的主要障礙，為此速度提高的主要障礙，為此出現(xiàn)了出現(xiàn)了銅銅 隨著隨著VLSIVLSI集成度的增加，線條尺寸進(jìn)一步減小，布線集成度的增加，線條尺寸進(jìn)一步減小，布線延遲更加嚴(yán)重。延遲更加嚴(yán)重。采用低介電常數(shù)的介質(zhì)作為層間絕緣層。采用低介電常數(shù)的介質(zhì)作為層間絕緣層。采用電阻率更低的銅代替鋁作為布線材料。（銅采用電阻率更低的銅代替鋁作為布線材料。（銅為間隙雜質(zhì)，擴(kuò)散速度塊，二次鑲嵌技術(shù)。為間隙雜質(zhì)，擴(kuò)散速度塊，二次鑲嵌技術(shù)。 下一頁下一頁上一頁上一頁采用硅化物，可以大大采用硅化物，可以大大降低寄生電阻降低寄生電阻 下一頁下一頁上一頁上一頁 鋁鋁鎢塞鎢塞氧化

34、層氧化層集成電路要求互連線盡可能短，并且彼此間不能相交 下一頁下一頁上一頁上一頁集成電路工藝v圖形轉(zhuǎn)換：圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電光刻：接觸光刻、接近光刻、投影光刻、電子束光刻子束光刻刻蝕：干法刻蝕、濕法刻蝕刻蝕：干法刻蝕、濕法刻蝕v摻雜：摻雜：離子注入離子注入 退火退火擴(kuò)散擴(kuò)散v薄膜制備：薄膜制備：氧化：干氧氧化、濕氧氧化等氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射：蒸發(fā)、濺射 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁 集成電路中的晶體管與分立晶體管的主要區(qū)別集成電路中的晶體管與分立晶體管的主要區(qū)別是集成電路中晶體管

35、的所有電極都比須制作在集成是集成電路中晶體管的所有電極都比須制作在集成電路芯片的表面，而且每個晶體管之間必須在電學(xué)電路芯片的表面，而且每個晶體管之間必須在電學(xué)上相互隔離開，防止器件間的相互影響。上相互隔離開，防止器件間的相互影響。隔離技術(shù)隔離技術(shù)n常用的隔離技術(shù)：常用的隔離技術(shù)： pnpn結(jié)隔離、等平面氧化層隔離結(jié)隔離、等平面氧化層隔離( (場隔離）、場隔離）、溝槽隔離、介質(zhì)隔離等。溝槽隔離、介質(zhì)隔離等。n雙極集成電路隔離工藝雙極集成電路隔離工藝nMOSMOS集成電路隔離工藝集成電路隔離工藝 下一頁下一頁上一頁上一頁有源區(qū)：在集成電路中，通常將硅片上用于有源區(qū)：在集成電路中，通常將硅片上用于制

36、作各種元器件的區(qū)域，稱作有源區(qū)。制作各種元器件的區(qū)域，稱作有源區(qū)。場區(qū)：其他沒有制作器件的區(qū)域稱作場區(qū)。場區(qū)：其他沒有制作器件的區(qū)域稱作場區(qū)。兩個概念兩個概念 下一頁下一頁上一頁上一頁雙極集成電路隔離工藝雙極集成電路隔離工藝標(biāo)準(zhǔn)隱埋集電極隔離工藝（Standard Buried Collector Process，SBC）不同n型區(qū)之間靠反向偏置的pn結(jié)隔離隔離區(qū)較寬寄生電容較大pnpn結(jié)隔離結(jié)隔離 下一頁下一頁上一頁上一頁集電區(qū)擴(kuò)散隔離（Collector Diffused Isolation，CDI）與SBC相比具有工藝簡單，隔離面積小等優(yōu)點 下一頁下一頁上一頁上一頁介質(zhì)隔離（Dielec

37、tric Isolation, DI）隔離效果好研磨背面時要求精確的機(jī)械定位高溫淀積多晶硅時硅片容易翹邊 下一頁下一頁上一頁上一頁等平面氧化物隔離工藝（等平面氧化物隔離工藝（Recessed Oxidation Recessed Oxidation Isolation, ROI)Isolation, ROI)橫向采用氧化層介質(zhì)隔離，縱向仍為橫向采用氧化層介質(zhì)隔離，縱向仍為pnpn結(jié)隔離結(jié)隔離寄生電容小寄生電容小隔離面積較小隔離面積較小場隔離場隔離 下一頁下一頁上一頁上一頁 下一頁下一頁上一頁上一頁MOS集成電路隔離工藝集成電路隔離工藝 下一頁下一頁上一頁上一頁標(biāo)準(zhǔn)場氧化隔離標(biāo)準(zhǔn)場氧化隔離 為了防止場區(qū)寄生晶體管開啟，如果僅通過為了防止場區(qū)寄生晶體管開啟，如果僅通過增加場氧化層的厚度實現(xiàn)隔離。增加場氧化層的厚度實現(xiàn)隔離。 造成較高而且陡直的氧化物臺階，不利于金造成較高而且陡直的氧化物臺階，不利于金屬布線，并且無法實現(xiàn)自對準(zhǔn)的場區(qū)溝道截至摻屬布線，并且無法