微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)-第五章-存儲器

1、5.1 存儲器件的分類存儲器件的分類5.2 半導(dǎo)體存儲芯片半導(dǎo)體存儲芯片5.3 存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu)1. 存儲系統(tǒng)的存儲系統(tǒng)的分層分層管理管理2. 地址映射技術(shù)地址映射技術(shù) 3. 現(xiàn)代計算機的現(xiàn)代計算機的多級存儲體系多級存儲體系 5.4 主存儲器設(shè)計技術(shù)主存儲器設(shè)計技術(shù)u 存儲芯片選型存儲芯片選型u 存儲芯片的組織形式存儲芯片的組織形式u 地址譯碼技術(shù)地址譯碼技術(shù)u 存儲器接口設(shè)計存儲器接口設(shè)計決定芯片片選信號的實現(xiàn)決定芯片片選信號的實現(xiàn)兩級譯碼兩級譯碼； 全譯碼全譯碼、部分譯碼部分譯碼、線譯碼線譯碼； 固定、固定、可變可變存儲介質(zhì)存儲介質(zhì)( (存儲原理存儲原理) )、讀寫策略

2、讀寫策略( (存取方式存取方式) )容量擴展容量擴展；基本結(jié)構(gòu)（基本結(jié)構(gòu)（RAMRAM、ROMROM）、）、性能指標(biāo)性能指標(biāo)并行并行、多端口多端口、聯(lián)想聯(lián)想（改善主存的訪問速度和吞吐量改善主存的訪問速度和吞吐量）2022-6-192/545.1.1 不同的存儲原理不同的存儲原理雙極型：雙極型： MOS型型掩膜掩膜ROM 一次性可編程一次性可編程PROM紫外線可擦除紫外線可擦除EPROM 電可擦除電可擦除E2PROM 快閃存儲器快閃存儲器FLASH易失性易失性 存儲器存儲器非易失性非易失性存儲器存儲器靜態(tài)靜態(tài)SRAM 動態(tài)動態(tài)DRAM存取速度快，但集成度低，一般用于大存取速度快，但集成度低，一般

3、用于大型計算機或高速微機的型計算機或高速微機的Cache；速度較快，集成度較低，速度較快，集成度較低，一般用于對速度要求高、一般用于對速度要求高、而容量不大的場合（而容量不大的場合（Cache）集成度較高但存取速度較集成度較高但存取速度較低，一般用于需較大容量低，一般用于需較大容量的場合（主存）。的場合（主存）。半導(dǎo)體半導(dǎo)體存儲器存儲器磁介質(zhì)存儲器磁介質(zhì)存儲器 磁帶磁帶、軟磁盤、硬磁盤（軟磁盤、硬磁盤（ DA、RAID）光介質(zhì)存儲器光介質(zhì)存儲器 只讀型、一次寫入型、多次寫入型只讀型、一次寫入型、多次寫入型 2022-6-193/545.1.2不同的讀寫策略不同的讀寫策略1 1數(shù)據(jù)訪問方式數(shù)據(jù)訪

4、問方式并行存儲器并行存儲器 (Parallel Memory)串行存儲器串行存儲器 (Serial Memory)2 2數(shù)據(jù)存取順序數(shù)據(jù)存取順序 1.隨機存取隨機存?。ㄖ苯哟嫒。ㄖ苯哟嫒。┛砂吹刂冯S機訪問；訪問時間與地址無關(guān)；2.順序存取順序存取 (先進先出先進先出)FIFO、隊列(queue) 3.堆棧存儲堆棧存儲先進后出(FILO)/后進先出(LIFO)；向下生成和向上生成； 實棧頂SS、堆棧指針SP；2022-6-194/54堆棧的生成方式堆棧的生成方式2022-6-195/54堆棧建立與操作示例堆棧建立與操作示例堆棧堆棧段起段起始地始地址址棧底棧底及及初始初始棧頂棧頂（a）向下生成堆

5、棧的）向下生成堆棧的建立及初始化建立及初始化（b） 入棧操作入棧操作（實棧頂）（實棧頂）（c） 出棧操作出棧操作（實棧頂）（實棧頂） 地址地址 存儲單元存儲單元10200H10202H10204H10206H10208H1020AH1020CH10230H 00 11 SS 10 20 SP初值初值 00 30棧頂棧頂PUSH AX 12 34PUSH BX 1A B110200H10202H10204H10206H10208H1022CH1022EH10230H 00 11 SS 10 20 SP 00 30棧底棧底堆棧堆棧段起段起始地始地址址12 341A B1 00 2E 00 2CPO

6、P AXPOP BX10200H10202H10204H10206H10208H1022CH 1A B11022EH 12 3410230H 00 11 SS 10 20 SP 00 2C( (棧底棧底) )堆棧堆棧段起段起始地始地址址00 2E 00 30 1A B1 12 346/422022-6-196/545.2.1靜態(tài)靜態(tài)RAM的六管基本存儲單元的六管基本存儲單元集成度低，但速度快，價集成度低，但速度快，價格高，常用做格高，常用做Cache。1.T1和和T2組成一個雙穩(wěn)態(tài)組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。觸發(fā)器，用于保存數(shù)據(jù)。T3和和T4為負載管。為負載管。2.如如A點為數(shù)據(jù)點為數(shù)

7、據(jù)D，則，則B點點為數(shù)據(jù)為數(shù)據(jù)/D。T1T2ABT3T4+5VT5T63.行選擇線有效（高電行選擇線有效（高電 平）平）時，時，A 、B處的數(shù)據(jù)信處的數(shù)據(jù)信息通過門控管息通過門控管T5和和T6送送至至C、D點。點。行選擇線行選擇線CD列選擇線列選擇線T7T8I/OI/O4.列選擇線有效（高電列選擇線有效（高電 平）平）時，時，C 、D處的數(shù)據(jù)信處的數(shù)據(jù)信息通過門控管息通過門控管T7和和T8送送至芯片的數(shù)據(jù)引腳至芯片的數(shù)據(jù)引腳I/O。2022-6-197/54動態(tài)動態(tài)RAM的單管基本存儲單元的單管基本存儲單元集成度高，但速度較慢，價集成度高，但速度較慢，價格低，一般用作主存。格低，一般用作主存。

8、行選擇線行選擇線T1B存儲存儲電容電容CA列選列選擇線擇線T2I/O1. 電容上存有電荷時，表示存儲電容上存有電荷時，表示存儲數(shù)據(jù)數(shù)據(jù)A為邏輯為邏輯1；2. 行選擇線有效時，數(shù)據(jù)通過行選擇線有效時，數(shù)據(jù)通過T1送至送至B處；處；3. 列選擇線有效時，數(shù)據(jù)通過列選擇線有效時，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳送至芯片的數(shù)據(jù)引腳I/O；4. 為防止存儲電容為防止存儲電容C放電導(dǎo)致數(shù)放電導(dǎo)致數(shù)據(jù)丟失，必須定時進行刷新；據(jù)丟失，必須定時進行刷新；5. 動態(tài)刷新時行選擇線有效，而動態(tài)刷新時行選擇線有效，而列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行進行的。）進行的。）刷新放大器刷新放大器2022-6

9、-198/54讀讀 寫寫 控控 制制 邏邏 輯輯R/WCE數(shù)數(shù)據(jù)據(jù)緩緩沖沖 器器（三（三 態(tài)態(tài) 雙雙 向）向）d0d1dN-1D0D1DN-1RAM芯片的組成與結(jié)構(gòu)（一）芯片的組成與結(jié)構(gòu)（一）1.該該RAM芯片外部共有地址線芯片外部共有地址線 L 根，數(shù)據(jù)線根，數(shù)據(jù)線 N 根；根；2.該類芯片內(nèi)部采用該類芯片內(nèi)部采用單譯碼（字譯碼）單譯碼（字譯碼）方式，基本存儲單元排列成方式，基本存儲單元排列成M*N的的長方矩陣，且有長方矩陣，且有M=2L的關(guān)系成立；的關(guān)系成立；字線字線0字線字線M-10,00,N-1M-1,0M-1,N-1地地址址譯譯碼碼器器a0a1aM-1A0A1AL-1地地址址寄寄存存

10、器器D0DN-1位位線線0位位線線N-1存儲芯片容量標(biāo)為存儲芯片容量標(biāo)為“M*N”（bit）D0DN-1地址線地址線數(shù)據(jù)線數(shù)據(jù)線控制線控制線2022-6-199/54RAM芯片的組成與結(jié)構(gòu)（二）芯片的組成與結(jié)構(gòu)（二）1.該該RAM芯片外部共有地址線芯片外部共有地址線 2n 根，數(shù)據(jù)線根，數(shù)據(jù)線 1 根；根；2.該類芯片內(nèi)部一般采用該類芯片內(nèi)部一般采用雙譯碼（復(fù)合譯碼、重合選擇）雙譯碼（復(fù)合譯碼、重合選擇）方式，基本存儲單方式，基本存儲單元排列成元排列成N*N 的正方矩陣，且有的正方矩陣，且有M =22n =N2 的關(guān)系成立；的關(guān)系成立；0,00,N-1N-1,0N-1,N-1D0D0DN-1D

11、N-1Y0YN-1Y 地地 址址 譯譯 碼碼 器器Y 地地 址址 寄寄 存存 器器AnAn+1A2n-1X地地址址譯譯碼碼器器X0X1XN-1A0A1An-1X地地址址寄寄存存器器DD數(shù)數(shù)據(jù)據(jù)緩緩沖沖 器器（三（三 態(tài)態(tài) 雙雙 向）向）D0讀寫控制讀寫控制存儲芯片容量標(biāo)為存儲芯片容量標(biāo)為“M*1”（bit）數(shù)據(jù)線數(shù)據(jù)線控制線控制線地址線地址線2022-6-1910/54靜態(tài)靜態(tài)RAM芯片的引腳特性芯片的引腳特性 6264 VCC WE CE2 A8 A9 A11 OE A10 CE1 I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13

12、14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND A0A12 I/O0I/O12 CE1 CE2 WE OE 地址線 雙向數(shù)據(jù)線 片選線1 片選線2 寫允許線 讀允許線 從三總線的角度看：從三總線的角度看：1. 地址線數(shù)目地址線數(shù)目A、數(shù)據(jù)、數(shù)據(jù)線數(shù)目線數(shù)目D與芯片容量與芯片容量（MN）直接相關(guān)：）直接相關(guān)：2A=MD=N2. 控制信號應(yīng)包括：控制信號應(yīng)包括：片選信號和讀片選信號和讀/寫信號寫信號所以，所以，6264容量：容量： 21388K8可見可見62

13、64為為RAM芯片芯片711/422022-6-1911/54 產(chǎn)品出廠時存的全是產(chǎn)品出廠時存的全是1，用，用戶可一次性寫入，即把某些戶可一次性寫入，即把某些1改為改為0。但只能。但只能一次編程一次編程。 存儲單元多采用存儲單元多采用熔絲熔絲低低熔點金屬或多晶硅。寫入時熔點金屬或多晶硅。寫入時設(shè)法在熔絲上通入較大的電設(shè)法在熔絲上通入較大的電流將熔絲燒斷。流將熔絲燒斷。編程時編程時VCC和和字線電壓提高字線電壓提高可編程只讀存儲器可編程只讀存儲器PROM2022-6-1912 /54紫外線可擦除紫外線可擦除ROM (UVEPROM) 擦除：用紫外線或擦除：用紫外線或X射線射線擦除。需擦除。需20

14、30分鐘。分鐘。 缺點：需要兩個缺點：需要兩個MOS管；管；編程電壓偏高；編程電壓偏高；P溝道管的溝道管的開關(guān)速度低。開關(guān)速度低。 浮柵上電荷可長期保存浮柵上電荷可長期保存在在125環(huán)境溫度下，環(huán)境溫度下，70%的電荷能保存的電荷能保存10年以上。年以上。2022-6-1913/54寫入（寫寫入（寫0）擦除（寫擦除（寫1）讀出讀出 特點：擦除和寫入均利用隧道效應(yīng)。特點：擦除和寫入均利用隧道效應(yīng)。 浮柵與漏區(qū)間的氧化物層極?。ǜ排c漏區(qū)間的氧化物層極?。?0納米以下），納米以下），稱為隧道區(qū)。當(dāng)隧道區(qū)電場大于稱為隧道區(qū)。當(dāng)隧道區(qū)電場大于107V/cm時隧道時隧道區(qū)雙向?qū)ā^(qū)雙向?qū)?。電可擦除?/p>

15、電可擦除的ROM(EEPROM)2022-6-1914/54快閃存儲器快閃存儲器(Flash Memory) （1）寫入利用雪崩注入法。）寫入利用雪崩注入法。源極接地；漏極接源極接地；漏極接6V；控制；控制柵柵12V脈沖，寬脈沖，寬10 s。 （2）擦除用隧道效應(yīng)。）擦除用隧道效應(yīng)。控制柵接地；源極接控制柵接地；源極接12V脈脈沖，寬為沖，寬為100ms。因為片內(nèi)。因為片內(nèi)所有疊柵管的源極都連在所有疊柵管的源極都連在一起，所以一個脈沖就可一起，所以一個脈沖就可擦除全部單元。擦除全部單元。 （3）讀出：源極接地，字線為）讀出：源極接地，字線為5V邏輯高電平。邏輯高電平。2022-6-1915 /

16、54半導(dǎo)體存儲芯片的主要技術(shù)指標(biāo)半導(dǎo)體存儲芯片的主要技術(shù)指標(biāo)l存儲容量存儲容量l存取速度存取速度l功耗功耗l可靠性可靠性 l工作電源電壓、工作溫度范圍、可編程工作電源電壓、工作溫度范圍、可編程存儲器的編程次數(shù)、成本存儲器的編程次數(shù)、成本注意存儲器的容量以注意存儲器的容量以字節(jié)（字節(jié)（B B）為單位，為單位，而存儲芯片的容量以而存儲芯片的容量以位（位（b b）為單位。為單位。 即存取時間，以即存取時間，以nsns為單位，也可用存取時間為單位，也可用存取時間TaTa、存取周期、存取周期TmTm和存儲器帶寬和存儲器帶寬BmBm等表示。等表示?？捎每捎闷骄收祥g隔時間平均故障間隔時間來衡量來衡量以以m

17、W/mW/芯片芯片或或W/W/單元單元為單位為單位2022-6-1916/54存儲容量單位存儲容量單位1 kilobyte KB = 1000 (103) Byte 1 megabyte MB = 1 000 000 (106) Byte 1 gigabyte GB = 1 000 000 000 (109) Byte 1 terabyte TB = 1 000 000 000 000 (1012) Byte 1 petabyte PB = 1 000 000 000 000 000 (1015) Byte1 exabyte EB = 1 000 000 000 000 000 000 (10

18、18) Byte 1 zettabyte ZB = 1 000 000 000 000 000 000 000 (1021) Byte1 yottabyte YB = 1 000 000 000 000 000 000 000 000 (1024) Byte 1 nonabyte NB = 1 000 000 000 000 000 000 000 000 000 (1027) Byte1 doggabyte DB = 1 000 000 000 000 000 000 000 000 000 000 (1030) Byte 23.32=102102202302022-6-1917/54存儲器

19、是計算機的核心部件之一。如何以合存儲器是計算機的核心部件之一。如何以合理的價格搭建出容量和速度都滿足要求的存儲理的價格搭建出容量和速度都滿足要求的存儲系統(tǒng)，始終是計算機體系結(jié)構(gòu)設(shè)計中的關(guān)鍵問系統(tǒng)，始終是計算機體系結(jié)構(gòu)設(shè)計中的關(guān)鍵問題之一。題之一?，F(xiàn)代計算機系統(tǒng)通常把不同容量、不同速度現(xiàn)代計算機系統(tǒng)通常把不同容量、不同速度的存儲設(shè)備按一定的體系結(jié)構(gòu)組織起來，以解的存儲設(shè)備按一定的體系結(jié)構(gòu)組織起來，以解決決存儲容量、存取速度和價格之間的矛盾。存儲容量、存取速度和價格之間的矛盾。存儲器結(jié)構(gòu)存儲器結(jié)構(gòu)5.3 存儲器分層結(jié)構(gòu)存儲器分層結(jié)構(gòu)1 1設(shè)計目標(biāo)設(shè)計目標(biāo)整個存儲系統(tǒng)速度接近整個存儲系統(tǒng)速度接近M1

20、而價格和容量接近而價格和容量接近Mn二二. . 操作策略操作策略映像規(guī)則：映像規(guī)則：用于確定一個新的塊（頁）被調(diào)用于確定一個新的塊（頁）被調(diào)入本級存儲器時應(yīng)放在什么位置上。入本級存儲器時應(yīng)放在什么位置上。查找規(guī)則：查找規(guī)則：用于確定需要的塊（頁）是否存用于確定需要的塊（頁）是否存在本級存儲器中以及如何查找。在本級存儲器中以及如何查找。替換規(guī)則：替換規(guī)則：用于確定本級存儲器不命中且已用于確定本級存儲器不命中且已滿時應(yīng)替換哪一塊（頁）。滿時應(yīng)替換哪一塊（頁）。寫規(guī)則：寫規(guī)則：用于確定寫數(shù)據(jù)時應(yīng)進行的操作。用于確定寫數(shù)據(jù)時應(yīng)進行的操作。2022-6-1919/54分段與分頁技術(shù)分段與分頁技術(shù)1.1.

21、 分段分段 存儲器的分段管理；存儲器的分段管理； 由多個寄存器表示訪問的實際地址；由多個寄存器表示訪問的實際地址； 邏輯地址（段基址：段內(nèi)偏移）邏輯地址（段基址：段內(nèi)偏移）物理地址物理地址；2.2. 分頁分頁 虛擬存儲器的分頁管理；虛擬存儲器的分頁管理；頁號與頁內(nèi)地址結(jié)合表示訪問的實際地址；頁號與頁內(nèi)地址結(jié)合表示訪問的實際地址；邏輯地址（頁基址：頁內(nèi)偏移）邏輯地址（頁基址：頁內(nèi)偏移）物理地址物理地址；2022-6-1920/54存儲器的地址映射存儲器的地址映射 地址映射也叫地址重定位，指將用戶程序中的地址映射也叫地址重定位，指將用戶程序中的邏輯地址邏輯地址，轉(zhuǎn)換為運行時機器可直接尋址的，轉(zhuǎn)換為

22、運行時機器可直接尋址的物理地物理地址址。有效地址、虛擬地址有效地址、虛擬地址1.1. 分頁技術(shù)分頁技術(shù) 頁是信息的物理單位，與源程序的邏輯結(jié)構(gòu)無關(guān)；頁是信息的物理單位，與源程序的邏輯結(jié)構(gòu)無關(guān)； 頁長由系統(tǒng)確定，大小固定，用戶不可見；頁長由系統(tǒng)確定，大小固定，用戶不可見； 頁面只能以頁大小的整倍數(shù)地址開始，頁一般不能共享；頁面只能以頁大小的整倍數(shù)地址開始，頁一般不能共享；2.2. 分段技術(shù)分段技術(shù) 段是信息的邏輯單位，由源程序的邏輯結(jié)構(gòu)所決定；段是信息的邏輯單位，由源程序的邏輯結(jié)構(gòu)所決定； 段長由用戶確定（用戶可見），大小不固定；段長由用戶確定（用戶可見），大小不固定； 段可從任意地址開始，段內(nèi)

23、連續(xù)編址，段間不一定連續(xù)；段可從任意地址開始，段內(nèi)連續(xù)編址，段間不一定連續(xù)；2022-6-1921/54虛擬地址虛擬地址 物理地址物理地址MMU地址映射表地址映射表程序空間、邏程序空間、邏輯地址空間輯地址空間實存空間、硬件實存空間、硬件地址空間地址空間分頁分頁映射映射分頁技術(shù)：分頁技術(shù)： 頁的大小固定；頁的大小固定； 虛擬地址到物理地址；虛擬地址到物理地址； 分段技術(shù)：分段技術(shù)： 段的大小可變；段的大小可變； 邏輯地址到物理地址；邏輯地址到物理地址；現(xiàn)代計算機的四級存儲結(jié)構(gòu)：現(xiàn)代計算機的四級存儲結(jié)構(gòu)：寄存器寄存器 Cache 主存主存 輔存輔存CPU內(nèi)部高內(nèi)部高速電子線路速電子線路(如觸發(fā)器如

24、觸發(fā)器)一級：在一級：在CPU內(nèi)部內(nèi)部二級：在二級：在CPU外部外部 一般為靜態(tài)隨一般為靜態(tài)隨機存儲器機存儲器SRAM。一般為半導(dǎo)體存儲器，也稱為短期存一般為半導(dǎo)體存儲器，也稱為短期存儲器；解決讀寫儲器；解決讀寫速度速度問題；問題；包括磁盤（中期存儲包括磁盤（中期存儲器）、磁帶、光盤器）、磁帶、光盤（長期存儲）等；（長期存儲）等； 解決存儲解決存儲容量容量問題；問題；其中：其中：cache-主存結(jié)構(gòu)解決主存結(jié)構(gòu)解決高速度與低成本高速度與低成本的矛盾；的矛盾； 主存主存-輔存結(jié)構(gòu)利用虛擬存儲器解決輔存結(jié)構(gòu)利用虛擬存儲器解決大容量與低成本大容量與低成本的矛盾；的矛盾；2022-6-1924/54現(xiàn)

25、代計算機中的多級存儲器體系結(jié)構(gòu)現(xiàn)代計算機中的多級存儲器體系結(jié)構(gòu)1.寄存器組寄存器組特點：讀寫速度快但數(shù)量較少；其數(shù)量、長度以及使用方法會影特點：讀寫速度快但數(shù)量較少；其數(shù)量、長度以及使用方法會影響指令集的設(shè)計。響指令集的設(shè)計。組成：一組彼此獨立的組成：一組彼此獨立的Reg，或小規(guī)模半導(dǎo)體存儲器。，或小規(guī)模半導(dǎo)體存儲器。RISC：設(shè)置較多：設(shè)置較多Reg，并依靠編譯器來使其使用最大化。，并依靠編譯器來使其使用最大化。2.Cache高速小容量高速小容量(幾十千到幾兆字節(jié)幾十千到幾兆字節(jié))；借助硬件管理對程序員透明；借助硬件管理對程序員透明；命中率與失效率命中率與失效率；3.主（內(nèi)）存主（內(nèi)）存編址

26、方式：字節(jié)編址編址方式：字節(jié)編址信息存放方式：大信息存放方式：大/小端系統(tǒng)小端系統(tǒng)、對齊方式對齊方式4.輔（外）存輔（外）存信息以文件信息以文件(file)的形式存放，按塊為單位進行存取。的形式存放，按塊為單位進行存取。虛擬存儲技術(shù)虛擬存儲技術(shù)2022-6-1927/54Cache技術(shù)和虛擬存儲器技術(shù)技術(shù)和虛擬存儲器技術(shù)相同點：相同點：n 以存儲器訪問的以存儲器訪問的局部性局部性為基礎(chǔ)；為基礎(chǔ)；n 采用的調(diào)度策略類似；采用的調(diào)度策略類似；n 對用戶都是透明的；對用戶都是透明的；不同點：不同點：n劃分的信息塊的長度不同；劃分的信息塊的長度不同； nCache技術(shù)由硬件實現(xiàn)，而虛擬存儲器技術(shù)由硬件

27、實現(xiàn)，而虛擬存儲器由由OS的存儲管理軟件輔助硬件的存儲管理軟件輔助硬件實現(xiàn)；實現(xiàn)；28/42Cache塊：塊：864字節(jié)字節(jié)虛擬存儲器塊：虛擬存儲器塊：512幾十幾十K個字節(jié)個字節(jié)2022-6-1928/54cache的功效的功效 設(shè)設(shè)cache 的存取時間為的存取時間為tc，命中率為，命中率為h，主存，主存的存取時間為的存取時間為tm，則平均存取時間：，則平均存取時間：ta = tc h +(tc + tm)(1-h)。【例【例5.1】 某微機存儲器系統(tǒng)由一級某微機存儲器系統(tǒng)由一級cache 和主存組和主存組成。已知主存的存取時間為成。已知主存的存取時間為80 ns，cache 的存取的存取

28、時間為時間為6 ns，cache的命中率為的命中率為85%，試求該存儲，試求該存儲系統(tǒng)的平均存取時間。系統(tǒng)的平均存取時間。ta =6 ns85%+86 ns(1-85%)=5.1+12.9=18 nscache的命中率與的命中率與cache 的大小、替換算法、程序特的大小、替換算法、程序特性等因素有關(guān)。性等因素有關(guān)。cache未命中時未命中時CPU還需要訪問主存，這時反而延長還需要訪問主存，這時反而延長了存取時間。了存取時間。 2022-6-1929/ 54大大/小端模式：多字節(jié)數(shù)據(jù)存儲小端模式：多字節(jié)數(shù)據(jù)存儲2022-6-1930/54對齊方式：對齊方式：不同寬度數(shù)據(jù)的存儲方式不同寬度數(shù)據(jù)的

29、存儲方式按整數(shù)邊界對齊存儲可按整數(shù)邊界對齊存儲可以保證訪存指令的速度以保證訪存指令的速度按任意邊界對齊存儲可按任意邊界對齊存儲可以保證存儲空間的利用以保證存儲空間的利用2022-6-1931 /545.4存儲器設(shè)計存儲器設(shè)計:存儲芯片的選擇存儲芯片的選擇l 確定類型確定類型 根據(jù)不同應(yīng)用場合的特點確定采用何種類型的芯片，如考慮根據(jù)不同應(yīng)用場合的特點確定采用何種類型的芯片，如考慮選用選用SRAM還是還是DRAM，是否需要，是否需要E2PROM、FLASH等等；等等；l 確定具體型號及數(shù)量確定具體型號及數(shù)量根據(jù)容量、價格、速度、功耗等要求確定芯片的具體型號和數(shù)根據(jù)容量、價格、速度、功耗等要求確定芯

30、片的具體型號和數(shù)量量思考：若要求擴展思考：若要求擴展64K容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？ 64K*1的芯片數(shù)量的芯片數(shù)量N(64K*8)/(64K*1) 1*8片片; 8K*8的芯片數(shù)量的芯片數(shù)量N (64K*8)/(8K*8) 8*1片；片； 16K*4的芯片數(shù)量的芯片數(shù)量N (64K*8)/(16K*4) 4*2片；片； 顯然，芯片的顯然，芯片的種類和數(shù)量種類和數(shù)量應(yīng)越少越好；在芯片數(shù)量相同應(yīng)越少越好；在芯片數(shù)量相同的情況下應(yīng)考慮總線的負載能力和系統(tǒng)連接的復(fù)雜性。的情況下應(yīng)考慮總線的負載能力和系統(tǒng)連接的復(fù)雜性。從總線負載和系統(tǒng)連接來看，第一種選擇較好。

31、從總線負載和系統(tǒng)連接來看，第一種選擇較好。32/422022-6-1932/54內(nèi)（主）存儲器的基本結(jié)構(gòu)內(nèi)（主）存儲器的基本結(jié)構(gòu)存儲芯片存儲芯片存儲模塊存儲模塊存儲體存儲體 進行進行位擴展位擴展 以實現(xiàn)按字節(jié)編以實現(xiàn)按字節(jié)編址的結(jié)構(gòu)址的結(jié)構(gòu) 進行進行字?jǐn)U展字?jǐn)U展 以滿足總?cè)萘恳詽M足總?cè)萘康囊蟮囊蟠鎯w、地址譯碼、存儲體、地址譯碼、數(shù)據(jù)緩沖和讀寫控制數(shù)據(jù)緩沖和讀寫控制 位擴展位擴展：因每個字的位數(shù)不夠而擴展數(shù)據(jù)輸出線的數(shù)目；：因每個字的位數(shù)不夠而擴展數(shù)據(jù)輸出線的數(shù)目； 字?jǐn)U展字?jǐn)U展：因總的字?jǐn)?shù)不夠而擴展地址輸入線的數(shù)目，所以也稱因總的字?jǐn)?shù)不夠而擴展地址輸入線的數(shù)目，所以也稱為地址擴展；為地址

32、擴展；并行存儲器、多端口并行存儲器、多端口存儲器、相聯(lián)存儲器等存儲器、相聯(lián)存儲器等2022-6-1933/54存儲芯片的位擴展存儲芯片的位擴展64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OA0 A15R/WCSD0D7等效為等效為64K*8A0 A15D0 D7R/WCS用用64K1bit的芯片擴展實現(xiàn)的芯片擴展實現(xiàn)64KB存儲器存儲器 進行位擴展時，模塊中所有芯片的進行位擴展時，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的形成整個模塊的地址線和控制線，而各芯片的數(shù)

33、據(jù)線并列（位數(shù)據(jù)線并列（位線擴展）線擴展）形成整個模塊的數(shù)據(jù)線（形成整個模塊的數(shù)據(jù)線（8bit寬度）。寬度）。 34/422022-6-1934/54存儲芯片的字?jǐn)U展存儲芯片的字?jǐn)U展用用8K8bit的芯片擴展實現(xiàn)的芯片擴展實現(xiàn)64KB存儲器存儲器64K*8A0 A15D0 D7R/WCS等效為等效為A0 A12R/WD0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8譯譯碼碼器器Y0Y1Y7A13 A14 A15 進行字?jǐn)U展時，模塊中所有芯片的進行字?jǐn)U展時，模塊中所有芯片的地址線、控

34、制線和數(shù)地址線、控制線和數(shù)據(jù)線互連據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線形成整個模塊的低位地址線、控制線和數(shù)據(jù)線 ， CPU的高位地址線（擴展的字線）被用來譯碼以形成對各個芯的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線片的選擇線 片選線片選線 。 2022-6-1935/54存儲芯片的字、位同時擴展存儲芯片的字、位同時擴展用用16K4bit的芯片擴展實現(xiàn)的芯片擴展實現(xiàn)64KB存儲器存儲器16K*416K*4A0 A13R/WD0 D3D4 D724譯碼器譯碼器A15A14CS64K*8A0 A15D0 D7R/WCS等效為等效為16K*416K*416K*416K*4

35、16K*416K*4 首先對首先對芯片芯片分組進分組進行位擴展行位擴展，以實現(xiàn)按字以實現(xiàn)按字節(jié)編址；節(jié)編址； 其次設(shè)其次設(shè)計個芯片組計個芯片組的的片選進行片選進行字?jǐn)U展字?jǐn)U展，以，以滿足容量要滿足容量要求；求；2022-6-1936/54并行并行存儲器存儲器4體交叉存儲器體交叉存儲器2022-6-1938/54在下圖所示的低位多體交叉存儲器中，若處理器要訪問在下圖所示的低位多體交叉存儲器中，若處理器要訪問的字地址為以下十進制數(shù)值，試問該存儲器比單體存儲器的字地址為以下十進制數(shù)值，試問該存儲器比單體存儲器的平均訪問速率提高多少的平均訪問速率提高多少 (忽略初啟時的延時忽略初啟時的延時) ？(a)

36、1，2，3，4，100 (b)2，4，6，8，200 (c)3，6，9，12，300 2022-6-1939/54 （a）4個存儲體訪問可以個存儲體訪問可以交叉進行，訪問速率可達到單交叉進行，訪問速率可達到單體存儲器的體存儲器的4 倍。倍。 （b）2個存儲體訪問可以個存儲體訪問可以交叉進行，訪問速率可達到單交叉進行，訪問速率可達到單體存儲器的體存儲器的2倍。倍。 （c）4個存儲體訪問可以個存儲體訪問可以交叉進行，訪問速率可達到單交叉進行，訪問速率可達到單體存儲器的體存儲器的4 倍。倍。雙端口存儲器雙端口存儲器相聯(lián)（聯(lián)想）存儲器相聯(lián)（聯(lián)想）存儲器地址譯碼技術(shù)地址譯碼技術(shù):兩級物理地址譯碼方案兩級

37、物理地址譯碼方案讀讀/ /寫控制信號、數(shù)據(jù)寫控制信號、數(shù)據(jù)寬度指示信號、傳送寬度指示信號、傳送方式指示信號，等方式指示信號，等2022-6-1942/54 假設(shè)某系統(tǒng)地址總線寬度為假設(shè)某系統(tǒng)地址總線寬度為20 bit，現(xiàn)需要將，現(xiàn)需要將0C0000H 0CFFFFH地址范圍劃分為地址范圍劃分為8個同樣大小的地址空間，提供給總線個同樣大小的地址空間，提供給總線上的上的8個模塊，試設(shè)計相應(yīng)的譯碼電路。個模塊，試設(shè)計相應(yīng)的譯碼電路。 模塊模塊A19 A16A15A14A13A12A0地址空間地址空間( (范圍范圍) )1100000111111111111100000000000000C1FFFH0

38、C0000H1100001111111111111100000000000000C3FFFH0C2000H1100010111111111111100000000000000C5FFFH0C4000H1100011111111111111100000000000000C7FFFH0C6000H1100100111111111111100000000000000C9FFFH0C8000H1100101111111111111100000000000000CBFFFH0CA000H1100110111111111111100000000000000CDFFFH0CC000H110011111111

39、1111111100000000000000CFFFFH0CE000H全譯碼電全譯碼電路的實現(xiàn)路的實現(xiàn)部分譯碼方式部分譯碼方式 最高段地址不最高段地址不參與譯碼，將會參與譯碼，將會因此存在因此存在地址重地址重疊疊，且模塊，且模塊地址地址不連續(xù)不連續(xù)。 45/422022-6-1945/54線線譯譯碼碼方方式式 需較多選擇線，需較多選擇線，且同樣存在且同樣存在地址重地址重疊疊，且模塊，且模塊地址不地址不連續(xù)連續(xù)。 A19 A13A12 A0地址空間地址空間( (范圍范圍) )XXXXXX011111111111110000000000000？XXXXX1X11111111111110000000

40、000000？XXXX0XX11111111111110000000000000？1XXXXXX11111111111110000000000000？思考：試寫出思考：試寫出各芯片占用的各芯片占用的地址空間。地址空間。2022-6-1946/5474LS1383-8譯碼器2 1 8HA Y0B Y1C Y2 G1 Y3 Y4 G2A Y5 Y6G2B Y7 00010&A3A4A5+5VA6A7A8A9AENIORIOW&端口譯碼電路練習(xí)練習(xí): :分析圖中分析圖中74LS13874LS138各輸出端的譯碼地址范圍。各輸出端的譯碼地址范圍。2022-6-1947/54三種譯碼方式

41、的比較三種譯碼方式的比較l全譯碼全譯碼 系統(tǒng)所有地址線全部都應(yīng)該參與譯碼：系統(tǒng)所有地址線全部都應(yīng)該參與譯碼：低段低段地址線應(yīng)直接接在模塊上，地址線應(yīng)直接接在模塊上，尋址模塊內(nèi)單元尋址模塊內(nèi)單元；中段中段地址線譯碼后產(chǎn)生片選信號地址線譯碼后產(chǎn)生片選信號區(qū)分不同模塊區(qū)分不同模塊；高段高段地址線可用作片選信號有效的地址線可用作片選信號有效的使能控制使能控制；l部分譯碼部分譯碼 高高段地址信號不參與譯碼，會造成地址空間的段地址信號不參與譯碼，會造成地址空間的重疊及不連續(xù)重疊及不連續(xù)。l線譯碼線譯碼 電路結(jié)構(gòu)簡單，但系統(tǒng)必須保證參與電路結(jié)構(gòu)簡單，但系統(tǒng)必須保證參與片選的地址線不能同時為片選的地址線不能同時為有效電平有效電平； 同部分譯碼法一樣，因為有地址信號不參與譯碼，也存在同部分譯碼法一樣，因為有地址信號不參與譯碼，也存在地址地址重疊及不連續(xù)重疊及不連續(xù)的問題；的問題；2022-6-1948/54 設(shè)計一個地址譯碼電路，要求每個模塊內(nèi)占用地址數(shù)為設(shè)計一個地址譯碼電路，要求每個模塊內(nèi)占用地址數(shù)為4，模塊地址在，模塊地址在1000H13DFH范圍內(nèi)可選范圍內(nèi)可選 A15 A10A9 A2A1 A0模塊地址空間模塊地址空間0001000000000011001000H1003H000000011004H1007H111011111