關(guān)於阻抗控制設(shè)計方面的一些建議

1、關(guān)於阻抗控制設(shè)計方面的一些建議l 隨著通信科技的不斷提升，必然對PCB的要求也有了相應(yīng)的提高，傳統(tǒng)意義上PCB已受到嚴(yán)峻的挑戰(zhàn)，以往PCB的最高要求open&short從目前來看已變成PCB的最基本要求，取而代之的是一些為保證客戶設(shè)計意圖的體現(xiàn)而在PCB上所體現(xiàn)的性能的要求。如阻抗控制等。l 深南電路公司作為中國大陸最早為通信企業(yè)提供PCB的廠商，在1997年就對該課題進(jìn)行研究和開發(fā)。l 到目前為止有“阻抗”控制的PCB已廣泛的應(yīng)用於：SDH、GSM、CDMA、PC、大功率無繩電話、手機等同時也為國防科技提供了相當(dāng)數(shù)量的PCBl 隨著“阻抗”的進(jìn)一步拓展和延伸，我們作為專業(yè) 的PCB廠商，為能

2、向客戶提供合格的產(chǎn)品和優(yōu)質(zhì)的服務(wù)對該類PCB的合作方面做如下建議。l 就PCB的阻抗控制而言，其所涉及的面是比較廣泛的。但在具體的加工和設(shè)計時我們一般控制其主要因素，具體而言：l Er-介電常數(shù)l H-介質(zhì)厚度l W-線條寬度l t-線條厚度l 微條線（Microstrip）l Z0= 87/(Er+1.41)Ln5.98h/(0.8w+t)l 帶線（Stripline)l Z0= 60/ErLn4h/ 0.67w(0.8+t/w) l Er（介電常數(shù)）就目前而言通常情況下選用的材料為FR-4，該種材料的Er特性為隨著載入頻率的不同而變化，一般情況下Er的分水嶺默認(rèn)為1GHZ（高頻）。l 目前

3、材料廠商能夠承諾的指標(biāo)5.4（1MHz)l 根據(jù)我們實際加工的經(jīng)驗，在使用頻率為1GHZ以下的其Er認(rèn)為42左右l 1.52.0GHZ的使用頻率其仍有下降的空間。故設(shè)計時如有阻抗的要求則須考慮該產(chǎn)品的當(dāng)時的使用頻率。l 我們在長期的加工和研發(fā)的過程中針對不同的廠商已經(jīng)摸索出一定的規(guī)律和計算公式。l 7628-4.5（全部為1GHz狀態(tài)下)l 2116-4.2l 1080-3.6l 在不同的層間結(jié)構(gòu)和排列時，其具體的變化是不同的如7628+2116時Er是多少，並不是簡單的算術(shù)平均數(shù)。l 各種結(jié)構(gòu)的排列在Microstrip & Stripline時所表現(xiàn)出的Er也是不同的。l FR-4的材料其

4、本身就存在著這種，隨頻率的變化其Er也變化的特性，因此一般情況下，大於2GHZ的使用頻率，同時對阻抗又有很高要求的PCB建議使用其他材料。如BT、CE、PTFE.Er比較穩(wěn)定的材料。同時我認(rèn)為在目前傳輸類產(chǎn)品上改良的LOW DK材料還是能滿足性能要求的，包括寬頻產(chǎn)品。l 目前國內(nèi)的廠家也在加緊這方面的研究，但目前至少不是很成熟。l 國外比較成熟如日本 HITACHI、美國的BI 等，但成本壓力較大。l 通信產(chǎn)品目前集成化的趨勢也比較明顯，在PCB上就體現(xiàn)出高層數(shù)，而為保證信號線的阻抗匹配，相應(yīng)的介質(zhì)也上來了，板也越來越厚。如24層的背板6mm厚甚至更厚。（已有客戶想在年內(nèi)突破30層8mm）l

5、為有效的控制板厚低Er的材料也孕育而生，且進(jìn)入比較成熟的階段。l Low Dk & High Tg的材料Er 在3.53.8 Tg160180有效的控制板厚和Z方向上的膨脹。l 我們目前已經(jīng)和部分客戶對HITACHI的LOW DK材料進(jìn)行了認(rèn)證，為進(jìn)一步的批量加工做更充分的準(zhǔn)備。l 目前大規(guī)模推廣的瓶頸為材料成本的壓力。l PCB板材介電常數(shù)l 介 電 質(zhì) 介電常數(shù)l 真 空1.0 l 玻璃纖維(GLASS) 6.5 l 環(huán)氧樹脂(Epoxy) 3.5 l FR4 4.45.2 l 聚四氟乙烯(PTFE) 2.1 l PTFE / Glass 2.22.6l 聚氰酸樹脂(C.E.) 3.0 l

6、 C.E. / Glass 3.23.6l C.E. / Quartz 2.83.4l 聚亞硫胺(Polyimide) 3.2 l Polyimide / Glass 4.04.6 l Polyimide / Quartz 3.53.8l BismaleimideTriazine (BT) 3.3 l BT /Glass 4.0 l Alumina9.0 l 石英(Quartz) 3.9l 以上資料是在1MHz的條件下測得的l H（介質(zhì)層厚度）該因素對阻抗控制的影響最大故設(shè)計中如對阻抗的寬容度很小的話，則該部分的設(shè)計應(yīng)力求準(zhǔn)確 ，F(xiàn)R-4的H的組成是由各種半固化片組合而成的（包括內(nèi)層芯板），一

7、般情況下常用的半固化片為：l 1080 厚度0.075MM、l 7628 厚度0.175MM、l 2116厚 度 0.105MM。l .l 在多層PCB中H一般有兩類：l A內(nèi)層芯板中H的厚度：雖然材料供應(yīng)商所提供的板材中H的厚度也是由以上三種半固化片組合而成，但其在組合的過程中必然會考慮三種材料的特性，而絕非無條件的任意組合，因此板材的厚度就有了一定的規(guī)定，形成了一個相應(yīng)的清單，同時H也有了一定的限制。l 如0.17mm 1/1的芯板為 2116*1l 如0.4mm 1/1的芯板為1080*2+7628*1l l B多層板中壓合部分的H的厚度：其方法基本上與A相同但需注意銅層的損失。l 舉例

8、：如GROUNDGROUND 或POWERPOWER之間用半固化片進(jìn)行填充，因GROUND、POWER在製作內(nèi)層的過程中銅箔被蝕刻掉的部分很少，則半固化片中樹脂對該區(qū)的填充會很少，則半固化片的厚度損失會很少。反之如SIGNALSIGNAL之間用半固化片進(jìn)行填充SIGNAL在製作內(nèi)層的過程中銅箔被蝕刻掉的部分較多，則半固化片的厚度損失會很大。l 因此理論上的計算厚度與實際操作過程所形成的實際厚度會有差異。故建議設(shè)計時對該因素應(yīng)予以充分的考慮。l 同時我們在客戶資料審核的崗位也有專人對此通過軟體進(jìn)行計算和校對。l W（設(shè)計線寬）該因素一般情況下是由客戶決定的。l 但在設(shè)計時請充分考慮線寬對該阻抗值

9、的配合性，即為達(dá)到該阻抗值在一定的H、Er和使用頻率等條件下線寬的使用是有一定的限制的。l 當(dāng)然阻抗控制不僅僅是上述幾因素，上面所提的只是比較而言影響度較大的幾因素，也是從PCB的製造廠商的角度來看待該問題的。l 以下是我們在高多層PCB實際生產(chǎn)加工過程中，總結(jié)出來的一些高多層PCB的結(jié)構(gòu)示例，但必須說明的是：l 這僅僅是一點，不足以說明一面的問題，僅僅是建設(shè)性的參考。l 由於時間和篇幅的限制在此處沒能將一些目前已經(jīng)成為趨勢的做法列出如內(nèi)層使用H/H（半 Oz ）銅箔、Low DK材料l 其中的一些數(shù)值是比較粗略的計算結(jié)果，實際運用時還需根據(jù)實際的情況進(jìn)行細(xì)化。l 考慮到客戶的需求基本上還是高

10、多層能薄一點，因此在高層的結(jié)構(gòu)中我們盡可能的舉厚度比較適中的結(jié)構(gòu)。l 20層以上由於結(jié)構(gòu)更加複雜，同時是客戶與我們共同努力的結(jié)果，因此在實際加工的過程中，根據(jù)客戶的具體要求再做具體的探討。如24層 6mm、30層6-8mm.l 2.0mm 8層板的通常配置l 1080+7628l 1080+7628l 1080+7628l 1080+7628l 其阻抗值一般為兩種情況：l Microstrip Line=8mil Zo=70 左右l Offset Stripline 有兩種可能： 1. Line=8mil Zo=45 左右 2. Line=8mil Zo=50 左右 3. 如為背板的設(shè)計則還有

11、另一種情況l 針對不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改而得。l 3.0mm 8層板的通常配置l 1080+7628*2l 7628*2l 7628*2l 1080+7628*2l 其阻抗值一般為兩種情況：l Microstrip Line=8mil Zo=80 左右l Offset Stripline 有兩種可能： 1. Line=8mil Zo=58 左右 2. Line=8mil Zo=68 左右3.如為背板的設(shè)計則還有另一種情況l 針對不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改而得。l 2.0mm 10層板的通常配置l 1080+7628l 7628+1080l 1080*2l 7658+1080

12、l 1080+7628l 其阻抗值一般為以下幾種情況：l Microstrip Line=8mil Zo=70 左右l Offset Stripline 有兩種可能： 1. Line=8mil Zo=33 左右 2. Line=8mil Zo=47 左右3.如為背板的設(shè)計已經(jīng)調(diào)整內(nèi)部地電的排列還有其他的一些情況出現(xiàn)。l 針對Stripline Zo偏小的情況一般是壓縮Microstrip 的介質(zhì)厚度來增加Stripline的介質(zhì)厚度滿足Zo 的需求l 針對不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改而得。l 2.0mm 12層板的通常配置l 1080*2l 1080*2l 1080*2l 1080*2l

13、 1080*2l 1080*2l 其阻抗值一般為以下幾種情況：l Microstrip Line=8mil Zo=50 左右l Offset Stripline 有兩種可能： 1. Line=8mil Zo=30 左右 2. Line=8mil Zo=33 左右3.如為背板的設(shè)計以及調(diào)整內(nèi)部地電的排列還有其他的一些情況出現(xiàn)。l 針對Stripline Zo偏小的情況一般是增加Stripline的介質(zhì)厚度滿足Zo 的需求，通常50ohm的需求該種板會在3.0mm厚度。l 針對不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改而得。l 3.0mm 14層板的通常配置l 1080+7628l 1080+7628l

14、1080+7628l 1080+7628l 1080+7628l 1080+7628l 1080+7628l 其阻抗值一般為以下幾種情況：l Microstrip Line=8mil Zo=70 左右l Offset Stripline 有兩種可能： 1. Line=8mil Zo=33 左右 2. Line=8mil Zo=40 左右3.如調(diào)整內(nèi)部地電的排列還有其他的一些情況出現(xiàn)。l 針對Stripline Zo偏小的情況一般是縮小Microstrip 的介質(zhì)厚度，同時縮小地地或電電之間的介質(zhì)厚度來增加Stripline的介質(zhì)厚度滿足Zo 的需求，包括採用不同厚度芯板進(jìn)行壓合的方法。l 針對

15、不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改而得。l 16層 3.0mm的結(jié)構(gòu)。l 1080+2116l 1080+2116l 2116*2l 2116*2l 2116*2l 2116*2l 1080+2116l 1080+2116l 其阻抗值一般為以下幾種情況：l Microstrip Line=8mil Zo=60 左右l Offset Stripline 有幾種可能：當(dāng)Line=8mil時 Zo值在33-50.l 如調(diào)整內(nèi)部地電的排列還有其他的一些情況出現(xiàn)。l 針對Stripline Zo偏小的情況一般Backboard設(shè)計 Top&Bom層是無Microstrip 要求，因此調(diào)整它們的介質(zhì)厚度，

16、調(diào)整地地或電電之間的介質(zhì)厚度來增加Stripline的介質(zhì)厚度滿足Zo 的需求，包括採用不同厚度芯板進(jìn)行壓合的方法。l 針對不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改。l 18層 3.0mm厚度的結(jié)構(gòu).l 各層之間的半固化片全部使用1080*20.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/1l 從此種結(jié)構(gòu)的特性上來看Microstrip Line=8mil Zo=50 左右比較符合常規(guī)要求，但Offset Stripline 則可能太小。l 針對Stripline Zo偏小的情況，一般Backboard設(shè)計 Top&Bom層是無Micro

17、strip 要求，因此調(diào)整它們的介質(zhì)厚度，調(diào)整地地或電電之間的介質(zhì)厚度來增加Stripline的介質(zhì)厚度滿足Zo 的需求。l 包括採用不同厚度芯板進(jìn)行壓合的方法通過局部的調(diào)整來滿足要求。l 針對不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改。l 18層 3.8mm厚度的結(jié)構(gòu)l 1080+7628l 2116*2l 1080+76280.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/11080+76281080+76282116*2l 從此種結(jié)構(gòu)的特性上來看Microstrip Line=8mil Zo=70 左右，比一般常規(guī)的要求偏大，但Offs

18、et Stripline 則可能偏小。l 針對Stripline Zo偏小的情況，一般Backboard設(shè)計 Top&Bom層是無Microstrip 要求，因此調(diào)整它們的介質(zhì)厚度，調(diào)整地地或電電之間的介質(zhì)厚度來增加Stripline的介質(zhì)厚度滿足Zo 的需求。l 包括採用不同厚度芯板進(jìn)行壓合的方法通過局部的調(diào)整來滿足要求。l 針對不同的需要可以對左示的結(jié)構(gòu)進(jìn)行更改。l 20層 3.0-3.2mm厚度的結(jié)構(gòu)l 各層之間的半固化片全部使用1080*20.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/10.2 1/1此種結(jié)構(gòu)阻抗的狀況和調(diào)整方法與18層3.0mm的情況基本相同，主要的問題是Stripline偏小。l 20層 4.0mm左右厚度的結(jié)構(gòu)l 標(biāo)註的地方為1080+2116，其餘的結(jié)構(gòu)為1080+76280.2 1/10.2 1/10.2 1/10.2 1/1