位全加器的設(shè)計

1、課 程 設(shè) 計 報 告課程名稱 數(shù)字邏輯課程設(shè)計 課 題 8位全加器的設(shè)計 專 業(yè) 計算機科學與技術(shù) 班 級 1202 學 號 34 姓 名 賀 義 君 指導教師 劉洞波 陳淑紅 陳多2013年 12月 13日課程設(shè)計任務(wù)書課程名稱 數(shù)字邏輯課程設(shè)計 課 題 8位全加器的設(shè)計 專業(yè)班級 計算機科學與技術(shù)1202 學生姓名 賀 義 君 學 號 34 指導老師 劉洞波 陳淑紅 陳多 審 批 劉洞波 任務(wù)書下達日期： 2013年 12月13日任務(wù)完成日期： 2014年 01月 21日一、設(shè)計內(nèi)容與設(shè)計要求1設(shè)計內(nèi)容：本課程是一門專業(yè)實踐課程，學生必修的課程。其目的和作用是使學生能將已學過的數(shù)字電子系

2、統(tǒng)設(shè)計、VHDL程序設(shè)計等知識綜合運用于電子系統(tǒng)的設(shè)計中，掌握運用 VHDL或者Verilog HDL設(shè)計電子系統(tǒng)的流程和方法，采用Quartus II等工具獨立應(yīng)該完成1個設(shè)計題目的設(shè)計、仿真與測試。加強和培養(yǎng)學生對電子系統(tǒng)的設(shè)計能力，培養(yǎng)學生理論聯(lián)系實際的設(shè)計思想，訓練學生綜合運用數(shù)字邏輯課程的理論知識的能力，訓練學生應(yīng)用Quartus II進行實際數(shù)字系統(tǒng)設(shè)計與驗證工作的能力，同時訓練學生進行芯片編程和硬件試驗的能力。題目一 4線-16線譯碼器電路設(shè)計；題目二 16選1選擇器電路設(shè)計；題目三 4位輸入數(shù)據(jù)的一般數(shù)值比較器電路設(shè)計題目四 10線-4線優(yōu)先編碼器的設(shè)計題目五 8位全加器的設(shè)計

3、題目六 RS觸發(fā)器的設(shè)計；題目七 JK觸發(fā)器的設(shè)計；題目八 D觸發(fā)器的設(shè)計；題目九 十進制同步計數(shù)器的設(shè)計；題目十 T觸發(fā)器的設(shè)計；每位同學根據(jù)自己學號除以10所得的余數(shù)加一，選擇相應(yīng)題號的課題。參考書目1 EDA技術(shù)與VHDL程序開發(fā)基礎(chǔ)教程雷伏容，李俊，尹霞 清華大學出版社 978-7-302-22416-7 2010 TP312VH/362 VHDL電路設(shè)計雷伏容 清華大學出版社 7-302-14226-2 2006 TN702/1853 VHDL 電路設(shè)計技術(shù)王道憲賀名臣劉偉&

4、#160;國防工業(yè)出版社 7-118-03352-9 2004 TN702/624 VHDL 實用技術(shù)潘松，王國棟 7-81065 7-81065-290-7 2000 TP312VH/15 VHDL 語言100 例詳解北京理工大學ASIC研究所 7-900625 7-900625-02-X 1999 TP312VH/36 VHDL編程與仿真王毅平等 人民郵電出版社 7-115-08641-9 2000 73.962

5、1/W38V7 VHDL程序設(shè)計教程邢建平曾繁泰 清華大學出版社 7-302-11652-0 2005 TP312VH/27/32設(shè)計要求：1) 課程設(shè)計報告規(guī)范課程設(shè)計報告應(yīng)包含如下幾個部分(1) 功能描述說明設(shè)計器件的功能，包括真值表（功能表），函數(shù)表達式，邏輯電路圖(2) 詳細設(shè)計按照VHDL語言開發(fā)流程寫出整個開發(fā)的詳細過程，可以根據(jù)如下步驟適當導出程序，程序界面截圖到課程設(shè)計報告對應(yīng)模塊?；驹O(shè)計流程如下： 工程管理：新建工程，工程管理； 源文件輸入：VHDL程序或者原理圖的設(shè)計，內(nèi)嵌模塊的調(diào)用； 綜合、編譯：檢查語法，連接錯誤，生成

6、綜合后網(wǎng)表； 功能仿真：綜合后的功能仿真； 簡單約束：管腳分配，I/O特性約束，簡單的時序約束； 全編譯：軟件自動完成布局布線，生成最終編程文件； 時序仿真：帶延時的和實際情況非常接近的時序仿真； 編程：下載到硬件當中。(3) 調(diào)試分析以及設(shè)計體會 仿真或程序下載調(diào)試（附界面截圖）。 設(shè)計過程中遇到的問題以及解決問題的方法。 課程設(shè)計過程經(jīng)驗教訓、心得體會。(4) 書寫格式見附帶說明。(5) 附錄 參考書目 源程序清單（帶注釋）2) 考核方式指導老師負責驗收程序的運行結(jié)果，并結(jié)合學生的工作態(tài)度、實際動手能力、創(chuàng)新精神和設(shè)計報告等進行綜合考評，并按優(yōu)秀、良好、中等、及格和不及格五個等級給出每位同

7、學的課程設(shè)計成績。具體考核標準包含以下幾個部分：(1) 平時出勤 （占10%）(2) 系統(tǒng)需求分析、功能設(shè)計、數(shù)據(jù)結(jié)構(gòu)設(shè)計及程序總體結(jié)構(gòu)合理與否（占10%）(3) 程序能否完整、準確地運行，個人能否獨立、熟練地調(diào)試程序（占40%）(4) 設(shè)計報告（占30%）(5) 注意：不得抄襲他人的報告（或給他人抄襲），一旦發(fā)現(xiàn)，成績?yōu)榱惴帧?6) 獨立完成情況（占10%）。3) 課程設(shè)計驗收要求(1)運行所設(shè)計的系統(tǒng)。(2)回答有關(guān)問題。(3)提交課程設(shè)計報告紙質(zhì)稿。(4)提交源程序或設(shè)計報告文檔電子稿。(5)依內(nèi)容的創(chuàng)新程度，完善程序情況及對程序講解情況打分。二、進度安排上機時間、地點：16 周 周二

8、下午 E410/41316 周 周二 下午 E413/41416 周 周三 下午 E414/606附帶說明：1. 課程設(shè)計報告裝訂順序：封面、任務(wù)書、目錄、正文、評分、附件（程序清單）。 2. 正文的格式：一級標題用3號黑體，二級標題用四號宋體加粗，正文用小四號宋體；行距為22。3. 正文的內(nèi)容：一、課題的主要功能；二、詳細設(shè)計；三、程序調(diào)試；四、總結(jié)；五、附件（所有程序的原代碼，要求對程序?qū)懗霰匾淖⑨專?. 正文總字數(shù)要求在5000字以上（不含程序原代碼）。目錄(1)功能描述1(2)詳細設(shè)計3.(3)調(diào)試分析與設(shè)計體會10(4)書寫格式13(5)附錄14(1)功能描述 1.1全加器介紹全

9、加器是能夠計算低位進位的二進制加法電路。 一位全加器(FA)的邏輯表達式為：SABCin CoABBCinACin其中A,B為要相加的數(shù)，Cin為進位輸入；S為和，Co是進位輸出； 如果要實現(xiàn)多位加法可以進行級聯(lián)，就是串起來使用；比如8位全加器，就需要8個全加器；這種級聯(lián)就是串行結(jié)構(gòu)速度慢，如果要并行快速相加可以用超前進位加法，如果將全加器的輸入置換成A和B的組合函數(shù)Xi和Y（S0S3控制）,然后再將X,Y和進位數(shù)通過全加器進行全加，就是ALU的邏輯結(jié)構(gòu)結(jié)構(gòu)。即 Xf（A，B) Yf（A，B）不同的控制參數(shù)可以得到不同的組合函數(shù),因而能夠?qū)崿F(xiàn)多種算術(shù)運算和邏輯運算。1.2真值表: 如下Ai為被

10、加數(shù)，Bi為加數(shù),相鄰低位來的進位數(shù)為Ci-1，輸出本位和為Si,向相鄰高位進位數(shù)為Ci 輸入 輸出 AiBiCi-1SiCi00000001100101001101100101010111001111111.3函數(shù)表達式 Si=AiBiCi-1 Ci=AiBi+Ci-1(AiBi)1.4邏輯電路圖 (2)詳細設(shè)計按照VHDL語言開發(fā)流程寫出整個開發(fā)過程，可以根據(jù)如下步驟適當導出程序，程序界面截圖到課程設(shè)計報告對應(yīng)模塊。2.1新建工程管理 2.2輸入文本語言程序 2.3編譯2.4選擇波形編輯器2.5對應(yīng)節(jié)點2.6形成綜合編譯后網(wǎng)表2.7進行仿真調(diào)試2.8生成波形圖2.9配置管腳(3)調(diào)試分析與

11、設(shè)計體會3.1調(diào)試分析在編輯好程序代碼完成后，編譯結(jié)果如圖：圖3.1 編譯結(jié)果雖然有警告，當時不礙事，繼續(xù)運行代碼，查看表編譯分析結(jié)果，如圖： 圖3.2 結(jié)果分析程序運行正常，沒有大的錯誤。3.2分析設(shè)計過程中遇到的問題以及解決問題的方法。設(shè)計過程中遇到的主要困難就是源程序不會寫，因為我們根本沒有學過VHDL這門程序語言，即使在網(wǎng)上搜索的或圖書館找的的源程序，一旦出現(xiàn)錯誤，也很難自己改正。其次，就是對Quartus II軟件應(yīng)用不熟悉，全英文式的操作界面，讓這個英語很菜的我用的很費勁，有有時操作到一半，竟不知下一步該怎么弄，又得去看教材或問同學，花費了很多時間。對于出現(xiàn)的這些問題，我會先查查資

12、料，理解實驗的具體信息，不懂的地方問同學或上網(wǎng)查資料?？纯碫HDL，理解源程序的組成，以便出現(xiàn)錯誤時能夠自我改正。對于軟件應(yīng)用的不熟習，進行反復操作，增加熟練度。3.3課程設(shè)計過程經(jīng)驗教訓、心得體會。通過這次課程設(shè)計，加強了我們動手、思考和解決問題的能力。在整個設(shè)計過程中，我設(shè)計了數(shù)字邏輯中八位全加器的設(shè)計。在設(shè)計過程中，經(jīng)常會遇到這樣那樣的情況，就是對于VHDL中源代碼中出現(xiàn)的錯誤不會改正，還有就是對Quartus II應(yīng)用的不熟悉，有時竟忘了下一步該怎么操作，又得去查閱資料或閱讀教材，因此耗費在這上面的時間用去很多。我覺得做課程設(shè)計同時也是對課本知識的鞏固和加強，由于課本上的知識太多，平時

13、課間的學習并不能很好的理解和運用設(shè)計程序的功能，而且我們并沒有學習VHDL這門程序語言，因此給課程設(shè)計造成了很大的困難。平時看課本時，有時問題老是弄不懂，做完課程設(shè)計，那些問題就迎刃而解了，而且還可以記住很多東西，映象深刻。經(jīng)過幾天的上機操作，過程曲折可謂一語難盡。在此期間我們也失落過，也曾一度熱情高漲。從開始時滿富盛激情到最后汗水背后的復雜心情，點點滴滴無不令我回味無長。生活就是這樣，汗水預示著結(jié)果也見證著收獲。勞動是人類生存生活永恒不變的話題。通過實習，我才真正領(lǐng)略到“艱苦奮斗”這一詞的真正含義，我才意識到老一輩電子設(shè)計為我們的社會付出。我想說，設(shè)計確實有些辛苦，但苦中也有樂，在如今單一的

14、理論學習中，很少有機會能有實踐的機會，但我們可以在一起討論、研究，相互幫助，配合默契，多少人間歡樂在這里灑下，大學里一年的相處還趕不上這幾天的合作，我感覺我和同學們之間的距離更加近了；我想說，確實很累，但當我們看到自己所做的成果時，心中也不免產(chǎn)生興奮； 正所謂“三百六十行，行行出狀元”。我們同樣可以為社會作出我們應(yīng)該做的一切，這有什么不好？我們不斷的反問自己。也許有人不喜歡這類的工作，也許有人認為設(shè)計的工作有些枯燥，但我們認為無論干什么，只要人生活的有意義就可。社會需要我們，我們也可以為社會而工作。既然如此，那還有什么必要失落呢？于是我們決定沿著自己的路，執(zhí)著的走下去。同時我認為我們的工作是一

15、個團隊的工作，團隊需要個人，個人也離不開團隊，必須發(fā)揚團結(jié)協(xié)作的精神。某個人的離群都可能導致導致整項工作的失敗。實習中只有一個人知道原理是遠遠不夠的，必須讓每個人都知道，否則一個人的錯誤，就有可能導致整個工作失敗。團結(jié)協(xié)作是我們實習成功的一項非常重要的保證。而這次實習也正好鍛煉我們這一點，這也是非常寶貴的。對我們而言，知識上的收獲重要，精神上的豐收更加可喜。挫折是一份財富，經(jīng)歷是一份擁有。這次實習必將成為我人生旅途上一個非常美好的回憶。通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而

16、提高自己的實際動手能力和獨立思考的能力。在設(shè)計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學過的知識理解得不夠深刻，掌握得不夠牢固。這次課程設(shè)計終于順利完成了，在設(shè)計中遇到了很多專業(yè)知識問題，最后在老師的辛勤指導下，終于游逆而解。同時，在老師的身上我們學也到很多實用的知識，在次我們表示感謝！同時，對給過我?guī)椭乃型瑢W和各位指導老師再次表示忠心的感謝！此次課程設(shè)計，學到了很多課內(nèi)學不到的東西，比如獨立思考解決問題，出現(xiàn)差錯的隨機應(yīng)變，和與人合作共同提高，都受益非淺，今后的制作應(yīng)該更輕松，自己也都能扛的起并高

17、質(zhì)量的完成項目。在此，感謝于老師的細心指導，也同樣謝謝其他各組同學的無私幫助！(4)書寫格式4.1 課程設(shè)計報告裝訂順序：封面、任務(wù)書、目錄、正文、評分、附件（程序清單）。 4.2 正文的格式：一級標題用3號黑體，二級標題用四號宋體加粗，正文用小四號宋體；行距為22。4.3 正文的內(nèi)容：課題的主要功能；詳細設(shè)計；程序調(diào)試；總結(jié)；附件（所有程序的原代碼，要求對程序?qū)懗霰匾淖⑨專?.4 正文總字數(shù)要求在5000字以上（不含程序原代碼）。(5)附錄5.1.參考書目1 EDA技術(shù)與VHDL程序開發(fā)基礎(chǔ)教程雷伏容,李俊,尹霞 清華大學出版社 978-7-302-2241

18、6-7 2010 TP312VH/362 VHDL 電路設(shè)計技術(shù)王道憲賀名臣劉偉 國防工業(yè)出版社 7-118-03352-9 2004 TN702/623 VHDL 實用技術(shù)潘松,王國棟 7-81065 7-81065-290-7 2000 TP312VH/14 VHDL 語言100 例詳解北京理工大學ASIC研究所 7-900625 7-900625-02-X 1999 TP312VH/35 VHDL編程與仿真王毅平等 人民郵電出版社 7-115-08641-9 2000 73.9621/W38V6 VHDL程序設(shè)計教程邢建平曾繁泰 清華大學出版社 7-302-11652-0 2005 TP312VH/27/37 VHDL電路設(shè)計雷伏容 清華大學出版社 7-302-14226-2 2006&#